【正文】 儲體系設(shè)計(jì)的三大主要指標(biāo)。 ◆ 提高存儲器體系性能的三大技術(shù)： 提高信息吞吐量的 多體存儲器 （并行主存）結(jié)構(gòu) 提高 CPU訪存速度的 高速緩沖存儲器 （ Cache ） 擴(kuò)大編程邏輯空間的 虛擬存儲器 （ Virtual Memory） 現(xiàn)代存儲器體系結(jié)構(gòu) 微機(jī)存儲器體系結(jié)構(gòu) CPU 主 存 輔 存 Cache Cache控制器 MMU DOS存儲管理 Cache－ 內(nèi)存－輔存三級存儲層次結(jié)構(gòu) 1 并行主存儲器結(jié)構(gòu) ◆ 存儲器結(jié)構(gòu)最簡單的是 單體單字存儲器 ， 即一次只訪問一個存儲字 。 而在高速流水線型的微機(jī)系統(tǒng)中 ， 單體單字存儲器的存取速度跟不上 CPU對它的速度要求 ， 成為限制系統(tǒng)速度的瓶頸問題 。 ◆ 多體存儲器結(jié)構(gòu) ， 即 并行主存儲器 結(jié)構(gòu) ， 可以加快 CPU訪問主存的平均速度 ， 是高速流水型微機(jī)典型的主存結(jié)構(gòu) 。 ◆ 并行主存儲器的基本原理 ：采用字長 w位的 n個容量相同的存儲器并行連接組成一個更大的存儲器 。 這種存儲器在一個存取周期內(nèi)并行存取 n個字 ， 雖然存儲元件仍保持原有速度 ， 但單位時間內(nèi)存儲器提供的信息量擴(kuò)大了 n倍 ， 有效地提高了單位時間內(nèi)信息的吞吐率 。 ◆ 并行主存儲器結(jié)構(gòu)： 單體多字并行主存 多體交叉存取并行主存 單體多字并行主存結(jié)構(gòu) ◆ 單體多字并行主存結(jié)構(gòu) 是多個并行存儲器 共用一套地址寄存器和地址譯碼器 ， 多個字使用同一個的地址編碼并行訪問各自對應(yīng)單元 ， 這樣 CPU每訪問一個地址就可以同時讀 /寫多個存儲字 。 ◆ 單體多字并行主存結(jié)構(gòu) 非常適用于 向量運(yùn)算類 的特定環(huán)境 。一個向量型操作數(shù)包含 n個標(biāo)量操作數(shù) 。 例如 ， 矩陣運(yùn)算中的 aibj=a0b0， a0b1， … ， 可按同一地址分別存放于 n個并行主存之中 ， 在執(zhí)行向量運(yùn)算指令時 ， 可以一次并行存取 ， 這樣訪問主存的速率就提高了 n倍 。 單體多字并行主存結(jié)構(gòu)示意圖 M0 M1 Mn …… n w w位 w位 …… w位 地址寄存器 地址 地址譯碼器 多體交叉存取并行主存結(jié)構(gòu) ◆ 多體交叉并行主存是把大容量存儲器分成 n個容量相同 ， 有各自的地址寄存器 、 數(shù)據(jù)線 、 時序控制的存儲體 （ 稱為多體 ） 。 ◆ 各存儲體的 地址編號采用交叉方式 ， 即將一套地址碼按順序交叉地橫向分配給各個并行存儲體 。 ◆ 多體并行存取是 以 n為模的交叉存取 。 把一段連續(xù)的程序或數(shù)據(jù) ，也按照交叉編址方式類似地交叉存放在 n個存儲體中 ， 對并行存儲體采取分時訪問的時序 。 ◆ 多體交叉存取方式需要有復(fù)雜的 多體存儲器控制邏輯部件 。 ◆ 多體交叉存取由于 采用流水式尋址 ， 使各存儲體并行工作 ， 減少（ 甚至能達(dá)到 0） 等待時間 ， 所以很適合于支持流水線處理方式 ，是高速流水型微機(jī)典型的主存結(jié)構(gòu) 。 2 高速緩沖存儲器 ◆ 現(xiàn)代存儲器系統(tǒng)是用靜態(tài) RAM組成一個小容量存儲器 ， 稱為 高速緩沖存儲器 （ Cache） ； 用動態(tài)RAM（ DRAM） 組成大容量的主存儲器 ， 構(gòu)成一個兩級存儲器結(jié)構(gòu) ， 既 Cache—主存結(jié)構(gòu) 。 ◆ Cache位于主存與微處理器之間 ，其容量一般為 （ 8~32） KB。 高檔微處理器 （ 如 ， 80486，Pentium ） 甚至在微處理器芯片內(nèi)又集成了 Cache， 形成了 兩級Cache結(jié)構(gòu) 。 CPU Cache Cache控制器 主 存 Cache Cache存儲系統(tǒng)基本結(jié)構(gòu) 不 命 中 Cache 主 存 儲 器 地址總線 多字寬 CPU Cache Cache 替換控制 Cache 地址 寄存器 主存 地址 寄存器 主存 ↓ Cache 地址 變換 數(shù)據(jù)總線 單字寬 命 中 Cache地址映像方法 ◆ 應(yīng)用某種函數(shù)把主存地址映像到 Cache中定位，稱作 Cache地址映像 。 ◆ 當(dāng)主存信息按這種映像關(guān)系裝入 Cache后，訪問主存的地址應(yīng)變換為相應(yīng)的 Cache地址。要能實(shí)現(xiàn)這一點(diǎn)，將主存和 Cache的存儲空間 劃分成若干大小相同的頁（或稱塊） 。由于主存空間大， Cache空間小，因此，必須讓 Cache的一個頁與主存的若干個頁相對應(yīng)，即若干主存地址將映射成同一個 Cache地址。 ◆ Cache地址映像方式： 直接映像、全相聯(lián)映像、組相聯(lián)映像 Cache替換策略 ◆ 先進(jìn)先出（ FIFO） 策略 FIFO按調(diào)入 Cache的先后決定淘汰的順序 ， 即在需要更新時 ， 總是淘汰最先調(diào)入 Cache的頁 。 這種方法容易實(shí)現(xiàn) ，系統(tǒng)開銷 （ 為實(shí)現(xiàn)替換算法而系統(tǒng)花費(fèi)的時間 ） 少 ， 但不一定合理 。 因?yàn)橛行╉撾m然調(diào)入較早 ， 但仍可能在使用 。 ◆ 近期最少使用 （ LRU） 策略 為 Cache的各頁建立一個 LRU（ Least Recently Used）表 ， 隨時記錄它們的調(diào)用情況 。 當(dāng)需要替換時 ， 將在最近一段時間內(nèi)使用最少的頁予以替換 。 顯然 ， 這是按調(diào)用頻繁程度決定淘汰的順序 ， 比較合理 ， Cache的訪問命中率較高 。 但是比 FIFO策略復(fù)雜 ， 系統(tǒng)開銷稍大 。 Cache的讀操作 ◆ 訪問主存時，一方面將主存地址送往主存，啟動讀主存，同時將主存地址送 Cache， 按所用的映像方式從中 提取Cache地址 。 ◆ 將 Cache頁的標(biāo)記與主存地址中的主存頁標(biāo)記進(jìn)行比較： 如果二者相同，表明訪問 Cache命中 ，從命中的 Cache頁中讀出數(shù)據(jù)，送往 CPU， 不等主存讀操作結(jié)束，就可繼續(xù)下一次訪存操作； 如果標(biāo)記不符合，或是按映像方式搜索完畢仍未找到相符的 Cache標(biāo)記，表明本次訪問 Cache失?。ú幻校?，則根據(jù)主存地址從主存中讀取，送 CPU， 并考慮是否需要更新 Cache某頁的內(nèi)容。 Cache的寫操作 寫直達(dá)法（通寫法） ： 即每次寫入 Cache的同時也寫入主存，主存與 Cache始終保持一致性。這種方式比較簡單，能保持主存與 Cache副本的一致性，但是，這種方式要插入慢速訪問主存操作，而且有些寫入過程可能是不必要的。 標(biāo)志交換方式（回寫法） ： 先暫時只寫入 Cache有關(guān)單元，并用標(biāo)志予以注明，直到該內(nèi)容需要從 Cache中替換出來時，才一次性地寫入主存。這種方式主要是為了在快速寫入 Cache的過程中不插入較慢速的寫主存操作，可以保持程序運(yùn)行的快速性。 3 虛擬存儲器 ◆ 虛擬存儲器 （ Virtual Memory）是建立在主存－輔存物理結(jié)構(gòu)基礎(chǔ)之上 ， 由負(fù)責(zé)主存－輔存之間信息調(diào)度的硬件裝置 ——存儲管理部件 （ MMU） 和操作系統(tǒng)的存儲管理軟件所組成的一種存儲體系層次 。 ◆ 主存－輔存存儲系統(tǒng)對于應(yīng)用者來說 ， 好像有一個比實(shí)際主存大得多的 ， 可使編程空間不受限制的虛 （ 主 ） 存空間存在 ，并可用接近主存的速度在這個虛擬存儲器上運(yùn)行 。 主 存 輔 存 MMU DOS存儲管理 虛擬存儲器地址的轉(zhuǎn)換 ◆ 虛擬存儲器 采用軟件和硬件的綜合技術(shù) ， 將主存和輔存的地址空間統(tǒng)一編址 ， 用戶采用 虛地址 （ 邏輯地址 ） 分模塊進(jìn)行編程 。 ◆ 虛地址對應(yīng)的存儲空間稱為 虛存空間 （ 如 ， Pentium微機(jī)的虛存空間為 64TB， 主存空間為 4GB ） 。 ◆ 實(shí)際的主存 （ 物理 ） 地址稱為 實(shí)地址 。 ◆ 虛地址轉(zhuǎn)換為對應(yīng)的實(shí)地址是 MMU的核心管理內(nèi)容 。 ◆ 虛擬存儲器一般有 頁式 、 段式 、 段頁式 三種管理方式 。 頁式虛擬存儲器地址轉(zhuǎn)換示意圖 實(shí)地址 頁表基址寄存器 頁表起始地址 虛地址 頁表 頁表地址 實(shí)頁號 頁內(nèi)地址 虛頁號 頁內(nèi)地址 段式虛擬存儲器地址轉(zhuǎn)換示意圖 段表基址寄存器 段表起始地址 虛地址 實(shí)地址 段表 段號 段內(nèi)地址 段表地址 主存地址 段頁式虛擬存儲器地址轉(zhuǎn)換示意圖 段表基址寄存器組 段表 1起始地址 段表 i起始地址 段表 i 頁表 j 虛地址 基號 段號 段內(nèi)頁號 頁內(nèi)地址 實(shí)地址 實(shí)頁號 頁內(nèi)地址