存儲(chǔ)系統(tǒng)ppt課件(2)-資料下載頁(yè)
2025-01-14 14:34本頁(yè)面
【正文】 1/4Tm啟動(dòng)一個(gè)分體，見(jiàn)圖示。 T ? 時(shí)間 W0 M0 W1 M1 W2 M2 W3 M3 W0 M0 高速存儲(chǔ)器 ?多模塊交叉存儲(chǔ)器 —— 舉例 ?用 16M字 8位的存儲(chǔ)芯片構(gòu)成一個(gè) 64M字 16位的主存儲(chǔ)器。要求既能夠擴(kuò)大存儲(chǔ)器的容量，又能夠 縮短存儲(chǔ)器的訪問(wèn)周期 （提高訪問(wèn)速度）。 (1)計(jì)算需要多少個(gè)存儲(chǔ)器芯片。 (2)存儲(chǔ)器芯片和主存儲(chǔ)器的地址長(zhǎng)度各需要多少位？ (3)畫出用存儲(chǔ)器芯片構(gòu)成主存儲(chǔ)器的邏輯示意圖。 (4)用 16進(jìn)制表示的地址 1234567，其體內(nèi)地址和體號(hào)是多少？ 高速存儲(chǔ)器 ?多模塊交叉存儲(chǔ)器 —— 舉例 ?用 16M字 8位的存儲(chǔ)芯片構(gòu)成一個(gè) 64M字 16位的主存儲(chǔ)器。要求既能夠擴(kuò)大存儲(chǔ)器的容量，又能夠 縮短存儲(chǔ)器的訪問(wèn)周期 （提高訪問(wèn)速度）。 (1)計(jì)算需要多少個(gè)存儲(chǔ)器芯片？ 解： 8個(gè) (2)存儲(chǔ)器芯片和主存儲(chǔ)器的地址長(zhǎng)度各需要多少位？ 解： 存儲(chǔ)器芯片的地址長(zhǎng)度為 24位。主存儲(chǔ)器的地址長(zhǎng)度為 26位 (4) 地址 1234567H，其體內(nèi)地址和體號(hào)是多少 ？ 解 ： 1234567右移兩位是 48D159，所以其體內(nèi)地址為： 48D159 最低兩位是 11B，所以其體號(hào)為 3 。 高速存儲(chǔ)器 ?多模塊交叉存儲(chǔ)器 —— 舉例 (3)畫出用存儲(chǔ)器芯片構(gòu)成主存儲(chǔ)器的邏輯示意圖。 A2～ A25 A1 A0 Cache 存儲(chǔ)器 ? Cache 基本原理 ? Cache的工作機(jī)制基于 程序訪問(wèn)的局部性原則 。 一個(gè)運(yùn)行程序的代碼大都順序存放在地址連續(xù)的存儲(chǔ)器中，與程序相關(guān)的數(shù)據(jù)在存儲(chǔ)器中也相對(duì)集中。所以程序運(yùn)行時(shí)，尤其有循環(huán)程序段和子程序段時(shí)，在較短時(shí)間區(qū)間內(nèi)，常會(huì)對(duì)局部范圍的存儲(chǔ)器頻繁訪問(wèn)，而此范圍之外的地址訪問(wèn)甚少。這種現(xiàn)象稱為 程序訪問(wèn)的局部性 。 把局部范圍的主存內(nèi)容從主存放到一個(gè)高速小容量存儲(chǔ)器中，使 CPU在這一段時(shí)間內(nèi)直接訪問(wèn)它，以減少或不去訪問(wèn)慢速的 DRAM ，程序運(yùn)行速度將明顯提高。 Cache 存儲(chǔ)器 ? Cache 構(gòu)成 主 存 主 存 地 址 寄 存 器 MAR 主存 Cache 地址變換 機(jī)構(gòu) Cache 地址 寄存器 CAR Cache 存儲(chǔ)體 替換控制部件 CPU 不 命 中 命 中 單字寬 多 字 寬 地址總線 數(shù)據(jù)總線 塊 Cache 存儲(chǔ)器 ? Cache 基本概念 “ 塊 ” 的概念（ block， block frame ） ? Cache與主存之間數(shù)據(jù)交換的單位。 ? Cache存儲(chǔ)器中，把 Cache和主存各分成若干塊。 ?主存與 Cache中塊的數(shù)目不同但塊的大小相等。 ?塊的大小通常以在主存的一個(gè)讀 /寫周期中能訪問(wèn)的數(shù)據(jù)長(zhǎng)度為限，常為幾十字節(jié)。（例： 32B， 64B， 128B） Cache 存儲(chǔ)器 ? Cache 基本概念 Cache的 命中率 ? CPU訪存時(shí)，信息恰巧在 Cache中的概率。 h=Nc/（ Nc+Nm） ?其中： Nc表示程序執(zhí)行期間 Cache完成存取的總次數(shù)， Nm表示程序執(zhí)行期間主存完成存取的總次數(shù)， h即為命中率（ hit rate）。 1 h叫做缺失率、失效率、不命中率。（ miss rate） Cache 存儲(chǔ)器 ? Cache 基本概念 Cache/主存系統(tǒng)的 平均訪問(wèn)時(shí)間 （周期） ta ta=h tc+(1h)tm ?其中 tc表示命中時(shí)即 Cache的訪問(wèn)周期； tm表示未命中時(shí)即主存的訪問(wèn)周期； 1h表示未命中率。 Cache 存儲(chǔ)器 ? Cache 基本概念 Cache的 訪問(wèn)效率 e e＝ tc/ta＝ tc/[h tc＋ (1h)tm] ＝ 1/[h+(1h)(tm/tc)] 設(shè) r=tm/tc表示主存慢于 cache的倍率， 則有訪問(wèn)效率： e＝ 1/[h+(1h)r] = 1/[r+(1r)h] Cache 存儲(chǔ)器 ? Cache 基本概念 例 CPU執(zhí)行一段程序時(shí)， Cache完成存取的次數(shù) 1900次，主存完成存取的次數(shù)為 100次，已知 Cache的存取周期為 1ns，主存存取周期為 6ns，求 Cache/主存系統(tǒng)的效率和平均訪問(wèn)時(shí)間 。 解： h = Nc/(Nc+Nm) = 1900/(1900+100) = r = tm/tc = 6ns/1ns = 6 e = 1/[r+(1r)h] = 1/[6+(16)] = % ta= tc/e = 1ns/ = ta= h*tc+(1h)tm = += e = tc/ta = 1/ = % Cache 存儲(chǔ)器 ?主存與 cache的地址映射和地址變換 ?主存 — cache地址映射 （ mapping）：把存放在主存中的程序按某種規(guī)則裝入 cache中，并依此建立主存地址與 cache地址的對(duì)應(yīng)關(guān)系 ，即 塊表 。 ? 塊表 —— 判斷 Cache命中以及實(shí)現(xiàn)地址映射的表格， 由硬件實(shí)現(xiàn)，其字?jǐn)?shù)等于 Cache的塊數(shù)。 ?主存 — cache地址變換： 程序運(yùn)行時(shí)，根據(jù)地址映射把主存地址即 MAR內(nèi)容變換成 cache地址即 CAR內(nèi)容。 Cache 存儲(chǔ)器 ?主存與 cache的地址映射和地址變換 （ 1）全相聯(lián)映射及其地址變換 （ 2）直接映射及地址變換 （ 3）組相聯(lián)映射及其地址變換 Cache 存儲(chǔ)器 ? cache地址變換 —— （ 1）全相聯(lián)映射及其地址變換 ?允許主存中的每一個(gè)塊可以映射到 Cache的任何一塊位置上 … 塊 0 塊 1 塊 2047 主存 … 全相聯(lián)映射 … 塊 0 塊 1 塊 15 Cache Cache 存儲(chǔ)器 ? cache地址變換 —— （ 1）全相聯(lián)映射及其地址變換 主存塊號(hào) B(標(biāo)志字段 ) 塊內(nèi)地址 W Cache塊號(hào) b 塊內(nèi)地址 w 主存塊號(hào) B Cache塊號(hào) b B b ??? ??? 比較 命中 MAR CAR 全相聯(lián)映射的地址變換 不命中則 訪問(wèn)主存 目錄表（ Cb個(gè)字） Cache 存儲(chǔ)器 ? cache地址變換 —— （ 1）全相聯(lián)映射及其地址變換 ?優(yōu)缺點(diǎn) (1) 優(yōu)點(diǎn)：塊沖突概率最低，只有當(dāng) Cache中全部裝滿后，才有可能出現(xiàn)塊沖突，塊分配靈活； (2) 缺點(diǎn)：代價(jià)較高（ CAM），相聯(lián)比較的時(shí)間較長(zhǎng)，影響cache的速度。 Cache 存儲(chǔ)器 ? cache地址變換 —— （ 1）直接映射及其地址變換 ?首先將主存按 cache的大小分區(qū)，然后各個(gè)區(qū)仍與 cache一樣分成塊：各區(qū)內(nèi)的塊數(shù)、塊長(zhǎng)均同 cache。 ?映射的規(guī)則是：主存各區(qū)中相同序號(hào)的塊只能映射到 cache中相應(yīng)序號(hào)的塊中。 ? MAR內(nèi)容即主存地址形式為： 區(qū)號(hào) E+塊號(hào) B+塊內(nèi)地址 W ? CAR內(nèi)容即 cache地址仍是：塊號(hào) b+塊內(nèi)地址 w ?映射圖如下： Cache 存儲(chǔ)器 ? cache地址變換 —— （ 1）直接映射及其地址變換 00塊 01塊 10塊 11塊 000塊 001塊 010塊 011塊 100塊 101塊 110塊 111塊 主存 cache 0區(qū) 1區(qū)
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1