【正文】 1 1 1 1 1 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 ┇ ┇ 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 ┇ ┇ 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 ┇ ┇ 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 8K 8K 8K 8K 2K 74138 D7 … D0 SRAM 8K 8 A0…… A12 CS R/W D7 … D0 SRAM 8K 8 A0…… A12 CS R/W 只讀存儲器和閃速存儲器 D7 … D0 EPROM 8K 8 A0…… A12 CS D7 … D0 SRAM 8K 8 A0…… A12 CS R/WD7 … D0 SRAM 2K 8 A0…… A10 CS R/W 中央處理器 D0 D7 … R/W A0 A10 … A11 A12 A13 A14 A15 C B A G1 Y0 Y1 Y2 Y3 … Y7 MREQ 高速存儲器 ?提高存儲器速度 —— 減小內(nèi)存與 CPU之間速度差異的主要途徑 —— ① 在 CPU內(nèi)部設多個通用寄存器； ②研究新的 DRAM芯片技術(shù) ； ③在主存自身 結(jié)構(gòu)技術(shù) 上考慮更好的措施； ④從 系統(tǒng)結(jié)構(gòu) 角度考慮采用多層存儲體系。 高速存儲器 ?多模塊交叉存儲器 —— 線性地址的編址方式 ?線性編址的含義：即連續(xù)編址。 (2)存儲器芯片和主存儲器的地址長度各需要多少位？ (3)畫出用存儲器芯片構(gòu)成主存儲器的邏輯示意圖。所以程序運行時，尤其有循環(huán)程序段和子程序段時，在較短時間區(qū)間內(nèi)，常會對局部范圍的存儲器頻繁訪問，而此范圍之外的地址訪問甚少。 h=Nc/（ Nc+Nm） ?其中： Nc表示程序執(zhí)行期間 Cache完成存取的總次數(shù)， Nm表示程序執(zhí)行期間主存完成存取的總次數(shù)， h即為命中率（ hit rate）。 Cache 存儲器 ? cache地址變換 —— （ 1）直接映射及其地址變換 ?首先將主存按 cache的大小分區(qū)，然后各個區(qū)仍與 cache一樣分成塊：各區(qū)內(nèi)的塊數(shù)、塊長均同 cache。 解： h = Nc/(Nc+Nm) = 1900/(1900+100) = r = tm/tc = 6ns/1ns = 6 e = 1/[r+(1r)h] = 1/[6+(16)] = % ta= tc/e = 1ns/ = ta= h*tc+(1h)tm = += e = tc/ta = 1/ = % Cache 存儲器 ?主存與 cache的地址映射和地址變換 ?主存 — cache地址映射 （ mapping）：把存放在主存中的程序按某種規(guī)則裝入 cache中，并依此建立主存地址與 cache地址的對應關(guān)系 ，即 塊表 。 ? Cache存儲器中，把 Cache和主存各分成若干塊。主存儲器的地址長度為 26位 (4) 地址 1234567H，其體內(nèi)地址和體號是多少 ？ 解 ： 1234567右移兩位是 48D159，所以其體內(nèi)地址為： 48D159 最低兩位是 11B，所以其體號為 3 。 多體交叉存儲器（以 4體為例）的分時工作原理示意圖 高速存儲器 ?多模塊交叉存儲器 ?例：設有 4體交叉的存儲器，分時即每隔 1/4Tm啟動一個分體，見圖示。線性地址在多模塊中有兩種安排方式： ① 順序方式 ?線性地址 按模塊 走，第一塊所有存儲單元編號排完再排第二塊 … .； ?編址為高位交叉（模塊地址在高位）。 ?解：根據(jù)給定條件，選用 ?EPROM： 8K 8位芯片 1片。這樣，每經(jīng)過 128個系統(tǒng)周期時間，整個存儲器便全部刷新一遍。 （ 3）讀出：字線的正驅(qū)動脈沖打開 T。 ?但電容總有一定的漏電阻 ?見圖，刷新的原因。 隨機讀寫存儲器 RAM ? DRAM存儲器 ? SRAM能長久保持信息，不需刷新，工作穩(wěn)定可靠。需由片選信號來區(qū)分各片地址。 ?例中用此方案共需字線條數(shù)為： 1024條。 amp。寫完成后譯碼線上高電位信號撤消，電路進入保持狀態(tài) 。首先譯碼選中； 存儲器概述 ?存儲器分類 ?按存儲介質(zhì)分類：磁表面 /半導體存儲器 ?按存取方式分類：隨機 /順序存取（磁帶） ?按讀寫功能分類： ROM， RAM ?RAM：雙極型 /MOS ?ROM： MROM/PROM/EPROM/EEPROM ?按信息的可保存性分類：永久性和非永久性的 ?按存儲器系統(tǒng)中的作用分類：主 /輔 /緩 /控 存儲器概述 ?多層次存儲體系結(jié)構(gòu) ?主存的速度總落后于 CPU的需要，主存的容量總落后于軟件的需要。 ?容量越大、速度越快，價格就越高。s 2K字節(jié) 2 磁芯 32K字節(jié) 3 磁芯 750m181。 ③ 采用了虛擬存儲技術(shù)。 (3)頻帶寬度 Bm： 單位時間內(nèi)能夠訪問到的數(shù)據(jù)個數(shù)，也叫做存儲器的數(shù)據(jù)傳輸率： Bm=W/TM（位 /秒） ?W：每次 R/W 數(shù)據(jù)的寬度，一般等于 Memory字長。 隨機讀寫存儲器 RAM ? SRAM存儲器 —— 存儲元 該電路工作原理 ? 它是由兩個 MOS反相器交叉耦合而成的觸發(fā)器，一個存儲元存儲一位二進制代碼，這種電路有兩個穩(wěn)定的狀態(tài)。首先譯碼選中； 存儲體 陣列 I/O電路及 R/W控制 電路 地址 譯碼 驅(qū)動 地址線 數(shù)據(jù)線 讀寫控制信號 隨機讀寫存儲器 RAM ? SRAM存儲器 —— 基本組成 ?存儲體 存儲體 ┇ ┇ ┇ 存儲單元 ??? ??? ??? 存儲元 單元地址 00… 00 00… 01 . . . . . XX… XX 存儲容量 MAR CPU 存儲體主要概念之間的關(guān)系圖 隨機讀寫存儲器 RAM ? SRAM存儲器 —— 基本組成 ?地址譯碼驅(qū)動系統(tǒng)