存儲(chǔ)系統(tǒng)ppt課件(2)(參考版)
2025-01-17 14:34本頁面
【正文】 ?映射的規(guī)則是：主存各區(qū)中相同序號(hào)的塊只能映射到 cache中相應(yīng)序號(hào)的塊中。 Cache 存儲(chǔ)器 ?主存與 cache的地址映射和地址變換 （ 1）全相聯(lián)映射及其地址變換 （ 2）直接映射及地址變換 （ 3）組相聯(lián)映射及其地址變換 Cache 存儲(chǔ)器 ? cache地址變換 —— （ 1）全相聯(lián)映射及其地址變換 ?允許主存中的每一個(gè)塊可以映射到 Cache的任何一塊位置上 … 塊 0 塊 1 塊 2047 主存 … 全相聯(lián)映射 … 塊 0 塊 1 塊 15 Cache Cache 存儲(chǔ)器 ? cache地址變換 —— （ 1）全相聯(lián)映射及其地址變換 主存塊號(hào) B(標(biāo)志字段 ) 塊內(nèi)地址 W Cache塊號(hào) b 塊內(nèi)地址 w 主存塊號(hào) B Cache塊號(hào) b B b ??? ??? 比較 命中 MAR CAR 全相聯(lián)映射的地址變換 不命中則 訪問主存 目錄表（ Cb個(gè)字） Cache 存儲(chǔ)器 ? cache地址變換 —— （ 1）全相聯(lián)映射及其地址變換 ?優(yōu)缺點(diǎn) (1) 優(yōu)點(diǎn)：塊沖突概率最低，只有當(dāng) Cache中全部裝滿后，才有可能出現(xiàn)塊沖突，塊分配靈活； (2) 缺點(diǎn)：代價(jià)較高（ CAM），相聯(lián)比較的時(shí)間較長，影響cache的速度。 ? 塊表 —— 判斷 Cache命中以及實(shí)現(xiàn)地址映射的表格， 由硬件實(shí)現(xiàn)，其字?jǐn)?shù)等于 Cache的塊數(shù)。 Cache 存儲(chǔ)器 ? Cache 基本概念 Cache的 訪問效率 e e＝ tc/ta＝ tc/[h tc＋ (1h)tm] ＝ 1/[h+(1h)(tm/tc)] 設(shè) r=tm/tc表示主存慢于 cache的倍率， 則有訪問效率： e＝ 1/[h+(1h)r] = 1/[r+(1r)h] Cache 存儲(chǔ)器 ? Cache 基本概念 例 CPU執(zhí)行一段程序時(shí)， Cache完成存取的次數(shù) 1900次，主存完成存取的次數(shù)為 100次，已知 Cache的存取周期為 1ns，主存存取周期為 6ns，求 Cache/主存系統(tǒng)的效率和平均訪問時(shí)間 。 1 h叫做缺失率、失效率、不命中率。（例： 32B， 64B， 128B） Cache 存儲(chǔ)器 ? Cache 基本概念 Cache的 命中率 ? CPU訪存時(shí)，信息恰巧在 Cache中的概率。 ?主存與 Cache中塊的數(shù)目不同但塊的大小相等。 Cache 存儲(chǔ)器 ? Cache 構(gòu)成 主 存 主 存 地 址 寄 存 器 MAR 主存 Cache 地址變換 機(jī)構(gòu) Cache 地址 寄存器 CAR Cache 存儲(chǔ)體 替換控制部件 CPU 不 命 中 命 中 單字寬 多 字 寬 地址總線 數(shù)據(jù)總線 塊 Cache 存儲(chǔ)器 ? Cache 基本概念 “ 塊 ” 的概念（ block， block frame ） ? Cache與主存之間數(shù)據(jù)交換的單位。這種現(xiàn)象稱為 程序訪問的局部性 。 一個(gè)運(yùn)行程序的代碼大都順序存放在地址連續(xù)的存儲(chǔ)器中，與程序相關(guān)的數(shù)據(jù)在存儲(chǔ)器中也相對(duì)集中。 高速存儲(chǔ)器 ?多模塊交叉存儲(chǔ)器 —— 舉例 (3)畫出用存儲(chǔ)器芯片構(gòu)成主存儲(chǔ)器的邏輯示意圖。 (1)計(jì)算需要多少個(gè)存儲(chǔ)器芯片？ 解： 8個(gè) (2)存儲(chǔ)器芯片和主存儲(chǔ)器的地址長度各需要多少位？ 解： 存儲(chǔ)器芯片的地址長度為 24位。 (4)用 16進(jìn)制表示的地址 1234567，其體內(nèi)地址和體號(hào)是多少？ 高速存儲(chǔ)器 ?多模塊交叉存儲(chǔ)器 —— 舉例 ?用 16M字 8位的存儲(chǔ)芯片構(gòu)成一個(gè) 64M字 16位的主存儲(chǔ)器。 (1)計(jì)算需要多少個(gè)存儲(chǔ)器芯片。 T ? 時(shí)間 W0 M0 W1 M1 W2 M2 W3 M3 W0 M0 高速存儲(chǔ)器 ?多模塊交叉存儲(chǔ)器 —— 舉例 ?用 16M字 8位的存儲(chǔ)芯片構(gòu)成一個(gè) 64M字 16位的主存儲(chǔ)器。 ?可見多體交叉存儲(chǔ)器是一種采用流水方式工作的并行存儲(chǔ)器系統(tǒng)。線性地址在多模塊中有兩種安排方式： ① 順序方式 ② 交叉方式 ?線性地址 逐模塊 走，所有塊依次排完一個(gè)存儲(chǔ)單元，再回到第一塊 …… ； ?編址為低位交叉（模塊地址在低位）； ?真正的并行主存系統(tǒng)即所謂多體交叉存儲(chǔ)器就是指這種低位交叉方式。 實(shí)現(xiàn)方法：地址碼高位區(qū)分存儲(chǔ)體號(hào)，低位體內(nèi)尋址。 ② 交叉方式 00 000 M0 M1 M2 M3 內(nèi)存地址： 4 3 2 1 0 00 001 00 010 00 011 00 100 00 101 00 110 00 111 01 000 01 001 01 010 01 011 01 100 01 101 01 110 01 111 10 000 10 001 10 010 10 011 10 100 10 101 10 110 10 111 11 000 11 001 11 010 11 011 11 100 11 101 11 110 11 111 模塊 (分體 )號(hào) 塊內(nèi)字地址 數(shù)據(jù)寄存器 MDR（ 16位） DB（ 16位） 多 模 塊 的 順 序 編 址 方 式 整個(gè)內(nèi)存需地址寄存、數(shù)據(jù)寄存和讀寫控制電路一套。 高速存儲(chǔ)器 ?多模塊交叉存儲(chǔ)器 —— 線性地址的編址方式 ?線性編址的含義：即連續(xù)編址。 端口：指讀寫口 高速存儲(chǔ)器 ?相聯(lián)存儲(chǔ)器 （ CAM—— Content Access Memory） ?相聯(lián)存儲(chǔ)器的實(shí)質(zhì) ?與常規(guī)存儲(chǔ)器按地址訪問不同的是， CAM是 按信息內(nèi)容訪問 的存儲(chǔ)器，即按 信息內(nèi)容 選中相應(yīng)單元，進(jìn)行讀寫 ?相聯(lián)存儲(chǔ)器的用途 ?用于信息檢索、 Cache和虛擬存儲(chǔ)器。 高速存儲(chǔ)器 ?雙端口存儲(chǔ)器（端口指讀寫口） 地 址 寄 存 器 地 址 寄 存 器 譯 碼 器 譯 碼 器 存 儲(chǔ) 體 地址 地址 數(shù)據(jù)寄存器 數(shù)據(jù)寄存器 數(shù)據(jù) 數(shù)據(jù) 讀寫電路 讀寫電路 WE WE MAR MAR 雙端口存儲(chǔ)器組成框圖 仲裁邏輯 ?SRAM： 8K 8位芯片 3片， 2K 8位芯片 1片。 ?SRAM： 8K 8位芯片 3片， 2K 8位芯片 1片。 ?SRAM： 16K 1位， 2K 8位， 4K 8位， 8K 8位 . ?請(qǐng)從上述芯片中選擇適當(dāng)芯片設(shè)計(jì)該計(jì)算機(jī)主存儲(chǔ)器，畫出主存儲(chǔ)器邏輯框圖，注意畫出選片邏輯 (可選用門電路及3∶8 譯碼器 74LS138)與 CPU 的連接，說明選哪些存儲(chǔ)器芯片，選多少片。 ?上述地址為十進(jìn)制，按字節(jié)編址。 只讀存儲(chǔ)器和閃速存儲(chǔ)器 ? ROM、 RAM與 CPU的連接 ?舉例： CPU的 地址總線 16根 (A15— A0， A0為低位 )， 雙向數(shù)據(jù)總線 8根 (D7— D0)， 控制 總線中與主存有關(guān)的 信號(hào)有MREQ(允許訪存， 低電平有效 )， R/W(高電平為讀命令，低電平為寫命令 )。
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1