【正文】 的主要指標(biāo) ?存儲器分類 ?多層次存儲體系結(jié)構(gòu) 存儲器概述 ?存儲器的發(fā)展 ?第一臺電子計(jì)算機(jī)用的是電子管觸發(fā)器； ?此后經(jīng)歷過： ?汞延遲線 ?磁帶 ?磁鼓 ?磁芯（ 1951年始） ?半導(dǎo)體 ?磁盤 — 光盤 — 納米存儲 汞延遲線 磁鼓 磁芯 存儲器概述 ?存儲器的發(fā)展 ?主存的重要作用及主存器件發(fā)展史總結(jié)圖表： 輸入的數(shù)據(jù) 要輸出的數(shù)據(jù) 程序 中間數(shù)據(jù) 控制器 運(yùn)算器 指令 數(shù)據(jù) 外設(shè) 外設(shè) 主 存 主存的重要作用圖示 存儲器概述 ?存儲器的發(fā)展 ?主存的重要作用及主存器件發(fā)展史總結(jié)圖表： 時 代 元 件 存取周期 存儲容量 * 1 磁鼓等 12181。 存儲器概述 ?評價存儲器性能的主要指標(biāo) ?人們最關(guān)心的存儲器的性能參數(shù)主要有 3個： ?容量、速度和價格 ?計(jì)算機(jī)的使用者希望存儲器的容量要大，速度要快，價格要便宜。 ?TM—— 存儲周期。 ? 設(shè) T1截止 T2導(dǎo)通，即 A點(diǎn)高電平， B點(diǎn)低電平，表示 “ 1”； ? T2截止 T1導(dǎo)通，即 A點(diǎn)低電平， B點(diǎn)高電平表示 “ 0”。然后在 I/O線上輸入 低 電位，在I/O線上輸入 高 電位，開啟T5,T6,T7,T8四個晶體管把 低、 高 電位分別加在 A， B點(diǎn)，使 T1管 導(dǎo)通 ，使 T2管 截止 ，將 “ 0”寫入存儲元。 (n2?) A0 A0 A0 A1 A1 amp。 隨機(jī)讀寫存儲器 RAM ? SRAM存儲器 —— 基本組成 ?地址譯碼驅(qū)動系統(tǒng)： 一維 和 二維 地址譯碼方案 ?一維地址譯碼方案 ：存儲體陣列的每一個存儲單元由一條字線驅(qū)動，也叫單譯碼結(jié)構(gòu)。主要方法有： ?位擴(kuò)展法：只加大字長，而存儲器的字?jǐn)?shù)與存儲器芯片字?jǐn)?shù)一致，對片子沒有選片要求。 ?首先計(jì)算用多少片 2114： (8K 16)/(1K 4)=32片； ?然后進(jìn)行位擴(kuò)展：把 1K 4擴(kuò)成 1K 16，用 16/4=4片； ?最后進(jìn)行字?jǐn)U展： 1K字 — 8K字，用上面位擴(kuò)展得到的1K 16位單元共 8K/1K=8個，即總共用 2114位 8 4=32片 隨機(jī)讀寫存儲器 RAM ? SRAM存儲器 —— 存儲器與 CPU的連接 ?位字?jǐn)U展法 ?舉例：用 2114即 1K 4 RAM芯片，構(gòu)成 8K X 16位主存 ?進(jìn)行位擴(kuò)展：把 1K 4擴(kuò)成 1K 16，用 16/4=4片； (1) 2114 A0…… A9 R/W CS D3 D2 D1 D0 D15 D0 A9 … A0 (2) 2114 A0…… A9 R/W CS D3 D2 D1 D0 (3) 2114 A0…… A9 R/W CS D3 D2 D1 D0 (4) 2114 A0…… A9 R/W CS D3 D2 D1 D0 R/W CS 隨機(jī)讀寫存儲器 RAM ? SRAM存儲器 —— 存儲器與 CPU的連接 ?位字?jǐn)U展法 ?舉例：用 2114即 1K 4 RAM芯片，構(gòu)成 8K X 16位主存 ?最后進(jìn)行字?jǐn)U展： 1K字 — 8K字 (1) 2114 4 1K 16bit A0 …… A9 R/W CS D15 …… D0 D0~15 … A9 A0 R/W (8) 2114 4 1K 16bit A0 …… A9 R/W CS D15 …… D0 (2) 2114 4 1K 16bit A0 …… A9 R/W CS D15 …… D0 …… 3/8 譯 碼 器 A12 A10 A11 0 7 隨機(jī)讀寫存儲器 RAM ? SRAM存儲器 —— 存儲器與 CPU的連接 ?芯片級存儲器邏輯圖應(yīng)表示出 : ? 所用存儲芯片 ? 各芯片的地址線、數(shù)據(jù)線 ? 片選邏輯（ CS） ? 讀 /寫控制 R/W和存儲器訪問線 MREQ ?注意 : ? 地址線、數(shù)據(jù)線的數(shù)量和方向 ? 選片地址通過譯碼后產(chǎn)生存儲器的片選信號。 字線 W T CD C D（位線） 隨機(jī)讀寫存儲器 RAM ? DRAM存儲器 —— 工作原理 （ 1）保持： C上有電荷表示存儲 “ 1”，反之為 “ 0”。 字線 W T CD C D（位線） R 隨機(jī)讀寫存儲器 RAM ? DRAM存儲器 —— 工作原理 （ 2）寫入：字線的正驅(qū)動脈沖打開 T。 隨機(jī)讀寫存儲器 RAM ? DRAM存儲器 —— 刷新 刷新方式： 集中式、分散式、異步式 ?集中式刷新：在整個刷新間隔內(nèi)，前一段時間重復(fù)進(jìn)行讀 /寫周期或維持周期，等到需要進(jìn)行刷新操作時，便暫停讀 /寫或維持周期，而逐行刷新整個存儲器，它適用于高速存儲器。 只讀存儲器和閃速存儲器 ? ROM、 RAM與 CPU的連接 ?現(xiàn)有如下存儲器芯片： ?EPROM： 8K 8位 (控制端僅有 CS)。 ?主要在 cache的地址變換及虛存的管理中需要快速查找的場合使用。 000 00 數(shù)據(jù)總線 DB（ 16位） 內(nèi)存地址： 4 3 2 1 0 000 01 000 10 000 11 001 00 001 01 001 10 001 11 010 00 010 01 010 10 010 11 011 00 011 01 011 10 011 11 100 00 100 01 100 10 100 11 101 00 101 01 101 10 101 11 110 00 110 01 110 10 110 11 111 00 111 01 111 10 111 11 模塊 (分體 )號 塊內(nèi)字地址 譯碼器 尋找模塊 多 模 塊 的 交 叉 編 址 方 式 MDR0 MDR3 MDR2 MDR1 MAR0 MAR3 MAR2 MAR1 16位 16位 16位 16位 n個并行的 存儲體具有 各自的 地址 寄存器的地 址譯碼、驅(qū) 動、讀放等 電路（圖中 略）。要求既能夠擴(kuò)大存儲器的容量，又能夠 縮短存儲器的訪問周期 （提高訪問速度）。 把局部范圍的主存內(nèi)容從主存放到一個高速小容量存儲器中，使 CPU在這一段時間內(nèi)直接訪問它，以減少或不去訪問慢速的 DRAM ，程序運(yùn)行速度將明顯提高。（ miss rate） Cache 存儲器 ? Cache 基本概念 Cache/主存系統(tǒng)的 平均訪問時間 （周期） ta ta=h tc+(1h)tm ?其中 tc表示命中時即 Cache的訪問周期； tm表示未命中時即主存的訪問周期； 1h表示未命中率。 ? MAR內(nèi)容即主存地址形式為： 區(qū)號 E+塊號 B+塊內(nèi)地址 W ? CAR內(nèi)容即 cache地址仍是：塊號 b+塊內(nèi)地址 w ?映射圖如下： Cache 存儲器 ? cache地址變換 —— （ 1）直接映射及其地址變換 00塊 01塊 10塊 11塊 000塊 001塊 010塊 011塊 100塊 101塊 110塊 111塊 主存 cache 0區(qū) 1區(qū)