【文章內(nèi)容簡(jiǎn)介】 11 0 7 隨機(jī)讀寫存儲(chǔ)器 RAM ? SRAM存儲(chǔ)器 —— 存儲(chǔ)器與 CPU的連接 ?芯片級(jí)存儲(chǔ)器邏輯圖應(yīng)表示出 : ? 所用存儲(chǔ)芯片 ? 各芯片的地址線、數(shù)據(jù)線 ? 片選邏輯（ CS） ? 讀 /寫控制 R/W和存儲(chǔ)器訪問線 MREQ ?注意 : ? 地址線、數(shù)據(jù)線的數(shù)量和方向 ? 選片地址通過譯碼后產(chǎn)生存儲(chǔ)器的片選信號(hào)。當(dāng)各芯片容量相同時(shí)，地址范圍規(guī)整，可選用現(xiàn)成譯碼器；否則，可選用適當(dāng)門電路。 隨機(jī)讀寫存儲(chǔ)器 RAM ? DRAM存儲(chǔ)器 ? SRAM能長(zhǎng)久保持信息，不需刷新，工作穩(wěn)定可靠。 ?但它也有缺點(diǎn)：功耗大，集成度低。 ? DRAM單元電路恰好克服了這種缺點(diǎn)。 ? DRAM的出現(xiàn)是半導(dǎo)體存儲(chǔ)技術(shù)的一大進(jìn)步。 隨機(jī)讀寫存儲(chǔ)器 RAM ? DRAM存儲(chǔ)器 —— 電路組成 ?一只 MOS晶體管 T和一個(gè)電容 C。 ?電容 C 的特點(diǎn)是電容值極小，充電快，又能較長(zhǎng)時(shí)間地維持電荷。 字線 W T CD C D（位線） 隨機(jī)讀寫存儲(chǔ)器 RAM ? DRAM存儲(chǔ)器 —— 工作原理 （ 1）保持： C上有電荷表示存儲(chǔ) “ 1”，反之為 “ 0”。 ?保持狀態(tài)下字線為低電位， T關(guān)閉，切斷了 C的通路，使所充電荷不能放掉。 ?但電容總有一定的漏電阻 ?見圖，刷新的原因。 字線 W T CD C D（位線） R 隨機(jī)讀寫存儲(chǔ)器 RAM ? DRAM存儲(chǔ)器 —— 工作原理 （ 2）寫入：字線的正驅(qū)動(dòng)脈沖打開 T。 ?寫 “ 1”：在 D線加高電位；寫 “ 0”：在 D線加低電位。 （ 3）讀出：字線的正驅(qū)動(dòng)脈沖打開 T。 ?原存 “ 1”：電荷經(jīng) T使 D線電位升高； ?原存 “ 0”： D線電位將降低。 ?可見單管 DRAM為 “ 破壞性讀出 ” 電路，即信息讀出后要立即恢復(fù)， 否則已丟掉。 字線 W T CD C D（位線） R 隨機(jī)讀寫存儲(chǔ)器 RAM ? DRAM存儲(chǔ)器 —— 工作原理 （ 2）寫入：字線的正驅(qū)動(dòng)脈沖打開 T。 ?寫 “ 1”：在 D線加高電位；寫 “ 0”：在 D線加低電位。 （ 3）讀出：字線的正驅(qū)動(dòng)脈沖打開 T。 ?原存 “ 1”：電荷經(jīng) T使 D線電位升高； ?原存 “ 0”： D線電位將降低。 ?可見單管 DRAM為 “ 破壞性讀出 ” 電路，即信息讀出后要立即恢復(fù)， 否則已丟掉。 字線 W T CD C D（位線） R 隨機(jī)讀寫存儲(chǔ)器 RAM ? DRAM存儲(chǔ)器 —— 刷新 刷新： 在利用電容上的電荷來(lái)存儲(chǔ)信息的動(dòng)態(tài)半導(dǎo)體存儲(chǔ)器中，由于漏電使電容上的電荷衰減，需要定期地重新進(jìn)行存儲(chǔ)，這個(gè)過程稱為刷新。 刷新周期： 對(duì)整個(gè) DRAM必須在一定的時(shí)間間隔內(nèi)完成一次全部單元內(nèi)容的刷新，否則會(huì)出現(xiàn)信息錯(cuò)誤。從整個(gè)DRAM上一次刷新結(jié)束到下一次刷新完為止的時(shí)間間隔叫刷新周期。 隨機(jī)讀寫存儲(chǔ)器 RAM ? DRAM存儲(chǔ)器 —— 刷新 刷新方式： 集中式、分散式、異步式 ?集中式刷新：在整個(gè)刷新間隔內(nèi)，前一段時(shí)間重復(fù)進(jìn)行讀 /寫周期或維持周期，等到需要進(jìn)行刷新操作時(shí)，便暫停讀 /寫或維持周期，而逐行刷新整個(gè)存儲(chǔ)器，它適用于高速存儲(chǔ)器。 隨機(jī)讀寫存儲(chǔ)器 RAM ? DRAM存儲(chǔ)器 —— 刷新 刷新方式： 集中式、分散式、異步式 ?分散式刷新：把一個(gè)存儲(chǔ)系統(tǒng)周期 tc分為兩半，周期前半段時(shí)間 tm用來(lái)讀 /寫操作或維持信息，周期后半段時(shí)間 tr作為刷新操作時(shí)間。這樣，每經(jīng)過 128個(gè)系統(tǒng)周期時(shí)間，整個(gè)存儲(chǔ)器便全部刷新一遍。 隨機(jī)讀寫存儲(chǔ)器 RAM ? DRAM存儲(chǔ)器 —— 刷新 刷新方式： 集中式、分散式、異步式 ?異步式刷新方式是前兩種方式的結(jié)合。 只讀存儲(chǔ)器和閃速存儲(chǔ)器 ?只讀存儲(chǔ)器 ROM ROM PROM Mask PROM EPROM UV EPROM E2PROM Flash E2PROM Standard E2PROM OTP PROM 多次編程 一次編程 工廠編程 用戶編程 只讀存儲(chǔ)器和閃速存儲(chǔ)器 ?只讀存儲(chǔ)器 ROM 字地址 譯碼器 A0 A1 Vcc 讀寫 讀寫 讀寫 讀寫 D0 D1 D2 D3 熔絲型 PROM原理圖 1001 0100 0101 1010 只讀存儲(chǔ)器和閃速存儲(chǔ)器 ? ROM、 RAM與 CPU的連接 ?按照指定的地址空間分配，正確選擇所給各種存儲(chǔ)器芯片及其它片子、門電路等，將對(duì)應(yīng)的地址線、數(shù)據(jù)線、控制線連接起來(lái)，構(gòu)成較完整的處理器與存儲(chǔ)器的相連系統(tǒng)。 只讀存儲(chǔ)器和閃速存儲(chǔ)器 ? ROM、 RAM與 CPU的連接 ?舉例： CPU的 地址總線 16根 (A15— A0， A0為低位 )， 雙向數(shù)據(jù)總線 8根 (D7— D0)， 控制 總線中與主存有關(guān)的 信號(hào)有MREQ(允許訪存， 低電平有效 )， R/W(高電平為讀命令，低電平為寫命令 )。 ?主存地址空間分配如下： ?0— 8191為系統(tǒng)程序區(qū)， 由 只讀存儲(chǔ)芯片 組成； ?8192— 32767為用戶程序區(qū)； ?最后 (最大地址 )2K地址空間 為系統(tǒng)程序工作區(qū)。 ?上述地址為十進(jìn)制，按字節(jié)編址。 只讀存儲(chǔ)器和閃速存儲(chǔ)器 ? ROM、 RAM與 CPU的連接 ?現(xiàn)有如下存儲(chǔ)器芯片： ?EPROM： 8K 8位 (控制端僅有 CS)。 ?SRAM： 16K 1位， 2K 8位， 4K 8位， 8K 8位 . ?請(qǐng)從上述芯片中選擇適當(dāng)芯片設(shè)計(jì)該計(jì)算機(jī)主存儲(chǔ)器，畫出主存儲(chǔ)器邏輯框圖，注意畫出選片邏輯 (可選用門電路及3∶8 譯碼器 74LS138)與 CPU 的連接，說(shuō)明選哪些存儲(chǔ)器芯片，選多少片。 ?解：根據(jù)給定條件，選用 ?EPROM： 8K 8位芯片 1片。 ?SRAM： 8K 8位芯片 3片， 2K 8位芯片 1片。 只讀存儲(chǔ)器和閃速存儲(chǔ)器 ? ROM、 RAM與 CPU的連接 ?解：根據(jù)給定條件，選用 ?EPROM： 8K 8位芯片 1片。 ?SRAM： 8K 8位芯片 3片， 2K 8位芯片 1片。 D7 … D0 SRAM 8K 8 A0…… A12 CS R/W D7 … D0 SRAM 8K 8 A0…… A12 CS R/W D7 … D0 EPROM 8K 8 A0…… A12 CS D7 … D0 SRAM 8K 8 A0…… A12 CS R/WD7 … D0 SRAM 2K 8 A0…… A10 CS R/W 中央處理器 D0 D7 … R/W A12*A11 Y7 Y3 Y2 Y1 Y0 ?完整列出二進(jìn)制表示的地址空間分配情況 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 ┇ ┇ 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 0 0 0 0 0 0 0 0