最新存儲系統(tǒng)擴展設計(編輯修改稿)
2025-07-27 02:42 本頁面
【文章內(nèi)容簡介】 儲電路電路圖試驗中共用了8個621024（128K*8位）芯片，每行兩個為一組，其中一片存儲第八位信息，接CPU數(shù)據(jù)線的D0~D7；另一片存儲高八位信息，接CPU數(shù)據(jù)線的D8~D15，如圖連接，十七根地址線（A1~A17）分別與八個SRAM連接，片選信號由A18，A19產(chǎn)生，由A0和選擇偶片或者奇片RAM工作，表2給出了A0和邏輯組合所對應的8086CPU不同類型的數(shù)據(jù)操作。表2 A0和編碼含義A0總線使用情況0016位數(shù)據(jù)總線上進行行字傳送01高8位數(shù)據(jù)總線上進行字節(jié)傳送10低八位數(shù)據(jù)總線上進行字節(jié)傳送11無效 芯片621024介紹 靜態(tài)RAM是由MOS管組成的觸發(fā)電路，每個觸發(fā)器可以存放一位信息只要不掉電所儲存的信息就不會丟失。因此，SRAM工作穩(wěn)定，不必外加刷新電路，使用方便。621024RAM有131072個存儲單元，每個單元為8位字長。621024的引腳圖如圖1所示：圖5 621024管腳圖表3 621024管腳意義管腳符號A0 ~A16I/O0~I/O7 意義地址線雙向數(shù)據(jù)線片選線1片選線2寫允許線讀允許線、的共同作用決定了芯片的運行方式，如表4所示。表4 621024 運行方式方式輸出H未選中高阻態(tài)L未選中高阻態(tài)LHHH輸出禁止高阻態(tài)LHLH讀OUTLHL寫IN 74LS139譯碼電路 譯碼電路作用是將輸入的一組二進制編碼轉(zhuǎn)換成為一個特定的輸出信號，即：輸入的一組高位地址信號通過轉(zhuǎn)換，產(chǎn)生一個有效的輸出信號，用于選中某一個存儲芯片，聰而確定了該存儲芯片在內(nèi)存中的地址范圍，設計中我們選擇74LS139構(gòu)成譯碼電路74LS139 為兩個2線－4 線譯碼器，共有 54/74S139和 54/74LS139 兩種線路結(jié)構(gòu)型式，它的引腳圖如圖5所示。當選通端（G1）為低電平，可將地址端（A、B）的二進制編碼在一個對應的輸出端以低電平譯出。 若將選通端（G1）作為數(shù)據(jù)輸入端時，139 還可作數(shù)據(jù)分配器。真值表如表 4所示。圖6 74LS139引腳圖圖7 74LS139內(nèi)部結(jié)構(gòu)圖 表5 74LS139真值表輸入輸出GBAY0Y1Y2Y3HXXHHHHLLLLHHHLLHHLHHLHLHHLHLHHHHHL 存儲器地址分配 用八片SRAM621024（128K*8）組成1MB的存儲器，各存儲器地址的分配情況如表5所示：表5 存儲器地址分配組別偶
畢業(yè)設計相關(guān)推薦
鄂ICP備17016276號-1