【文章內容簡介】 2C S1C S0字擴展連接舉例 59 在同一時間內 4個芯片中只能有一個芯片被選中。A15A14=00， 選中第一片， A15A14=01， 選中第二片， …… 。 4個芯片的地址分配如下： 第一片 最低地址 0000 0000 0000 0000B 0000H 最高地址 0011 1111 1111 1111B 3FFFH 第二片 最低地址 0100 0000 0000 0000B 4000H 最高地址 0111 1111 1111 1111B 7FFFH 第三片 最低地址 1000 0000 0000 0000B 8000H 最高地址 1011 1111 1111 1111B BFFFH 第四片 最低地址 1100 0000 0000 0000B C000H 最高地址 1111 1111 1111 1111B FFFFH 60 當構成一個容量較大的存儲器時，往往需要在字數方向和位數方向上同時擴展，這將是前兩種擴展的組合。 下圖表示用 8片 16Kx4的 SRAM芯片組成64Kx8存儲器的連接圖。 61 。...16 K 416 K 416 K 416 K 416 K 416 K 416 K 416 K 4D7～ D4D3～ D0A15A14___WE___CS0___CS1___CS2___CS3譯碼器。。........A13～ A0～ ～譯碼器。?！趾臀煌瑫r擴展連接舉例 62 ? 例：某微機系統有 16根地址線， 8根數據線，地址空間安排為： 16K系統程序存儲區(qū)，用 ROM芯片，安排在地址最低區(qū)；接著留出 16K的設備地址空間；其后的 32K作為用戶程序區(qū)，采用 RAM芯片。給定芯片如下，請畫出連線圖，給出各存儲區(qū)的地址范圍。 ROM D7～ D0 A13 A0 CS DE … RAM D7～ D0 A13 A0 CS RD … WR 63 ? ROM區(qū)： 16K 8位，需 1片 16K 8位 ROM芯片 ? RAM區(qū)： 32K 8位，需 2片 16K 8位 RAM芯片 ? I/O區(qū)： 16K 8位，主存不應使用 A15A14 A13A12……… A2A1A0 00 00000000000000 00 11111111111111 0000H～ 3FFFH ROM區(qū) 01 00000000000000 01 11111111111111 4000H～ 7FFFH I/O區(qū) 10 00000000000000 10 11111111111111 8000H～ BFFFH RAM區(qū) 1 11 00000000000000 11 11111111111111 C000H～ FFFFH RAM區(qū) 2 64 ROM A13～ A0 CS DE RAM D7～ D0 A15 A14 CS RD WR RAM Y0 CS RD WR 地址譯碼器 MEMR Y2 Y3 Y1 R/W 65 CPU要實現對存儲單元的訪問，首先要進行片選；然后再從選中的芯片中依地址碼選擇出相應的存儲單元，以進行數據的存取。片內的字選是由 CPU送出的 N條低位地址線完成的。而存儲芯片的片選信號則大多是通過高位地址譯碼后產生的。 片選信號的譯碼方法又可細分為 線選法 、 全譯碼法 和 部分譯碼法 。 存儲芯片的地址分配和片選 66 線選法就是用除片內尋址外的高位地址線直接（或經反相器）分別接至各個存儲芯片的片選端，當某地址線信息為 “ 0”時，就選中與之對應的存儲芯片。 低位地址：片內尋址 高位地址：直接片選 CS CS 67 線選法的優(yōu)點是不需要地址譯碼器，線路簡單，僅適用于連接存儲芯片較少的場合。同時，線選法不能充分利用系統的存儲器空間，且把地址空間分成了相互隔離的區(qū)域，給編程帶來了一定的困難。 68 全譯碼法將除片內尋址外的 全部高位地址線 都作為地址譯碼器的輸入，譯碼器的輸出作為各芯片的片選信號，將它們分別接到存儲芯片的片選端，以實現對存儲芯片的選擇。 …… 譯碼器 69 全譯碼法的優(yōu)點是每片（或組）芯片的地址范圍是唯一確定的，而且是連續(xù)的，也便于擴展，不會產生地址重疊的存儲區(qū)，但全譯碼法對譯碼電路要求較高。 70 所謂部分譯碼即用除片內尋址外的高位地址的一部分來譯碼產生片選信號。 譯 碼 器 低位地址 部分高位地址 部分高位地址 71 CPU之間的硬連接 主存與 CPU的硬連接有 3組連線：地址總線（ AB）、 數據總線（ DB） 和控制總線（ CB） 。存儲器地址寄存器（ MAR）和存儲器數據寄存器（ MDR） 是主存和CPU之間的接口。 MAR可以接受操作數地址，以確定要訪問的單元。 MDR是向主存寫入數據或從主存讀出數據的緩沖部件。 主存儲器和 CPU的連接 72 主存和 CPU的硬連接 主存容量 2k字 字長 n位 地址總線 數據總線 Read Write MFC k位 n位 CPU MDR MAR 主存和 CPU的硬連接 73 讀操作 :是指從 CPU送來的地址所指定的存儲單元中取出信息，再送給 CPU， 其操作過程是： ? 地址 → MAR→ AB ? Read ? Wait for MFC ? M→ DB→ MDR 74 寫操作 :是指將要寫入的信息存入 CPU所指定的存儲單元中，其操作過程是 ? 地址 → MAR→ AB ? 數據 → MDR→ DB ? Write ? Wait for MFC 75 目前，主存的存取速度已成為計算機系統的瓶頸，除去通過尋找 高速元件 來提高訪問速度外，也可以采用多個存儲器 并行工作 ，并且用交叉訪問技術來提高存儲器的訪問速度。 多體交叉存儲技術 76 交叉訪問存儲器 中有多個容量相同的存儲模塊（存儲體），而且各存儲模塊具有各自獨立的地址寄存器、讀寫電路和數據寄存器 ，這就是多體系統。各個存儲體能并行工作，又能交叉工作。 77 存儲器地址寄存器的低位部分經過譯碼選擇不同的存儲體，而高位部分則指向存儲體內的存儲字?，F以由 4個分體組成的多體交叉存儲器為例說明常用的編址方式。 78 M D RM 0M A R地址譯碼M D RM 1M A R地址譯碼M D RM n 1M A R地址譯碼塊內地址………模塊號..多體交叉訪問存儲器 79 模 4交叉編址 模塊號 地址編址序列 對應二進制地址的最低兩位 M0 0， 4， 8， 12， … ，4i+0， … 00 M1 1， 5， 9， 13， … ，4i+1， … 01 M2 2， 6， 10， 14， … ，4i+2， … 10 M3 3， 7， 11， 15， … ，4i+3， … 11 80 ? 上表中， 連續(xù)的地址 分布在相鄰的 不同存儲體 中，當訪問連續(xù)的存儲單元時，各存儲體可并行工作。 ? 多體交叉訪問存儲器可采用 分時啟動 的方法，提高主存的帶寬。 81 TM TM ?在 4個存儲體完全并行的理想情況下，數據傳送的平均速度提高到原來的 4倍。 82 高速緩沖存儲器 ?