[計(jì)算機(jī)]第七章_存儲(chǔ)系統(tǒng)(編輯修改稿)
2024-11-12 23:03 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 對(duì)數(shù)據(jù)的訪問(wèn)和對(duì)程序指令的訪問(wèn)有不同的特征，區(qū)別這兩種 cache有助于根據(jù)其特征分別進(jìn)行優(yōu)化設(shè)計(jì)。對(duì)數(shù)據(jù)的訪問(wèn)有讀操作和寫(xiě)操作，對(duì)程序指令的訪問(wèn)則僅僅是讀操作。因此，數(shù)據(jù) Cache需要進(jìn)行寫(xiě)操作，而指令 Cache則不需要進(jìn)行寫(xiě)操作，讀入指令 Cache的指令 在塊替換出去時(shí)不需要將 Cache中的指令寫(xiě)回主存。 21 指令 Cache、數(shù)據(jù) Cache 和一體化 Cache的不命中率比較 容量 Cache 指令 Cache 數(shù)據(jù) Cache 一體化 Cache 1KB 2KB 4KB 8KB 16KB 32KB 64KB 128KB 256KB % % % % % % % % % % % % % % % % % % % % % % % % % % % % % % % % % 22 Cache的性能分析 (1) Cache的命中率對(duì)計(jì)算機(jī)速度的影響很大。實(shí)踐證明，Cache的尺寸越小，地址映象方法和替換策略對(duì)命中率的影響越大。 在組的大小一定情況下， Cache的容量越大則命中率越高。 當(dāng) Cache的大小確定時(shí)，組的大小或塊的大小將影響不命中率，由于塊的內(nèi)部是全相聯(lián)的，因此塊越大則命中率越高。 23 LUR算法的實(shí)現(xiàn)過(guò)程（ 2） 寄存器棧法： 每個(gè)塊一個(gè)計(jì)數(shù)器，定時(shí)時(shí)間間隔計(jì)數(shù)一次，塊數(shù)據(jù)被訪問(wèn)時(shí)計(jì)數(shù)器清零。 計(jì)數(shù)值表示上一次訪問(wèn)后經(jīng)過(guò)的時(shí)間，替換選擇計(jì)數(shù)值最大的塊替換出去。 由于計(jì)數(shù)器存在最大長(zhǎng)度，計(jì)數(shù)滿后溢出，造成時(shí)間最小。因此，改進(jìn)方法就是采用相對(duì)計(jì)數(shù)值。 例如，當(dāng) Cache命中時(shí)，其他非命中的塊的計(jì)數(shù)值如果小于命中塊的計(jì)數(shù)值就加 1，計(jì)數(shù)值較大的不變。命中塊的計(jì)數(shù)值清零。 24 Cache的性能分析 (2) 我們知道，衡量存儲(chǔ)系統(tǒng)的速度性能要以平均訪存時(shí)間為指標(biāo)，計(jì)算平均讀訪存時(shí)間的公式為： Ta=HcTc+(1Hc)Tm 其中 Hc是指命中率， Tc是命中時(shí)訪問(wèn)時(shí)間， Tm為訪主存時(shí)間。若是多層 Cache也可按此公式推出計(jì)算方法。即上層的存儲(chǔ)器命中時(shí)間加上不命中時(shí)訪問(wèn)下層存儲(chǔ)器的時(shí)間。 25 Cache的性能分析 (3) 采用 Cache后讀訪存速度的提高倍數(shù)為 : ρ=Tm/Ta=Tm/(HcTc+(1Hc)Tm)=1(1(1Tc/Tm)Hc) 當(dāng) HC=1時(shí) , ρ=Tm/Ta 當(dāng) Hc=0時(shí) , ρ=1 ρmax=tm/tc Hc ρ的期望值 8 6 4 2 26 Cache的性能分析 (4) 對(duì)于 Cache的更新策略可作如下分析。設(shè) Tb是塊寫(xiě)操作時(shí)數(shù)據(jù)塊的傳輸時(shí)間， w是寫(xiě)操作的概率，在全寫(xiě)法按寫(xiě)分配（直達(dá)，不命中調(diào)入 Cache）的情況下，平均訪問(wèn)時(shí)間為： Ta=Tc+(1Hc)Ta+W(TmTc) =(1W)Tc+(1Hc)Tb+WTm 式中 (TmTc)是主存儲(chǔ)器寫(xiě)的附加時(shí)間，這里假定 Cache寫(xiě)和主存寫(xiě)同時(shí)啟動(dòng)并且在主存寫(xiě)完成后才能進(jìn)行下一次 Cache的訪問(wèn)。 27 Cache的性能分析 (5) 采用不按寫(xiě)分配的全寫(xiě)法 (直達(dá)，不命中，不調(diào)入Cache)的 Cache的平均訪問(wèn)時(shí)間為： Ta=Tc+(1W)(1Hc)Tb+W(TmTc) =(1W)(Tc+(1Hc)Tb)+WTm 采用簡(jiǎn)單寫(xiě)回法的 Cache，平均訪問(wèn)時(shí)間是 Cache訪問(wèn)時(shí)間加上不命中時(shí)一次被替換的塊寫(xiě)入主存的時(shí)間和新數(shù)據(jù)寫(xiě)入的時(shí)間為： Ta=Tc+(1Hc)Tb+(1Hc)Tb =Tc+2(1Hc)Tb 28 Cache的性能分析 (6) 采用標(biāo)志位寫(xiě)回法， Cache的平均訪問(wèn)時(shí)間為： Ta=Tc+(1Hc)Tb+Wb(1Hc)Tb =Tc+(1Hc)(1+Wb)Tb 其中， Wb是塊更新的概率，這個(gè)概率最高可以達(dá)到寫(xiě)操作的概率 W，但一般要小得多。它的命中率和簡(jiǎn)單寫(xiě)回法和全寫(xiě)法一樣。它的平均訪問(wèn)時(shí)間比簡(jiǎn)單寫(xiě)回法下降了(1Hc)(1Wb)Tb，而增加的硬件并不多。 29 主存儲(chǔ)器及帶寬拓寬方法 實(shí)現(xiàn)主存儲(chǔ)器的器件主要是動(dòng)態(tài)存儲(chǔ)器芯片，這種芯片的集成度較高，每位的價(jià)格約是靜態(tài)存儲(chǔ)器的十六分之一。而存取時(shí)間約為靜態(tài)存儲(chǔ)器芯片的 8倍左右。 早期計(jì)算機(jī)的 CPU速度都不高，動(dòng)態(tài)存儲(chǔ)器的速度基本上能滿足要求。近年來(lái)， CPU的速度提高很快，而存儲(chǔ)器芯片速度的提高則遠(yuǎn)遠(yuǎn)跟不上。采用 Cache的方法可、緩
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1