第5章存儲(chǔ)系統(tǒng)-資料下載頁
2025-07-20 11:28本頁面
【正文】 取的局部性：數(shù)據(jù)相對(duì)集中存儲(chǔ)。 存儲(chǔ)器的訪問相對(duì)集中的特點(diǎn)使得我們可以把頻繁訪問的指令、數(shù)據(jù)存放在速度非常高（與 CPU速度相當(dāng)）的 SRAM——高速緩存CACHE中。需要時(shí)就可以快速地取出。 63 DB CPU Cache控制部件 Cache RAM AB ① 送主存地址 ② 檢索 (用主存地址作為關(guān)鍵字 ,查找CAM)—前提：每次訪問的主存地址都保留在 CAM內(nèi) 。 CAM—Content Access Memory ③ 命中則發(fā)出讀 Cache命令 , 從Cache取數(shù)據(jù) ④ 不命中則發(fā)出讀 RAM命令 , 從 RAM取數(shù)據(jù) Cache的工作原理圖示 64 取指令、數(shù)據(jù)時(shí)先到 CACHE中查找： – 找到（稱為命中） ——直接取出使用； – 沒找到 ——到 RAM中取，并同時(shí)存放到CACHE中，以備下次使用。 只要命中率相當(dāng)高，就可以大大提高 CPU的運(yùn)行效率，減少等待。現(xiàn)代計(jì)算機(jī)中CACHE的命中率都在 90%以上。 命中率影響系統(tǒng)的平均存取速度 系統(tǒng)的平均存取速度 ≈ Cache存取速度 命中率 +RAM存取速度 不命中率 65 例如： RAM的存取時(shí)間為 8ns， CACHE的存取時(shí)間為 1ns， CACHE的命中率為 90%。則存儲(chǔ)器整體訪問時(shí)間由沒有 CACHE的8ns減少為： 1ns 90% + 8ns 10% = 速度提高了近 4倍。 在一定的范圍內(nèi)， Cache越大，命中率就越高，但相應(yīng)成本也相應(yīng)提高 Cache與內(nèi)存的空間比一般為 1?128 66 *Cache系統(tǒng)有三個(gè)需要解決的主要問題： 主存 —Cache地址變換 解決： 把 Cache與主存都分成大小相同的頁 （ 若主存容量為2n， Cache容量為 2m，頁的大小為 2p（即頁內(nèi)地址有 p位），則主存的頁號(hào)共有 (np)位， Cache頁號(hào)共有 (mp)位） 這樣，主存 — Cache地址變換，就是如何把主存頁映射到 Cache頁上 （ 即只映射頁號(hào) ）。 – 全相連映射 ——主存任意頁可映射到 Cache的任意頁。這需要有一個(gè)很大的頁號(hào)映射表（共有 2mp項(xiàng)），放在 CAM存儲(chǔ)器中。昂貴，但沖突小。 – 直接映射 ——主存頁號(hào) B與 Cache頁號(hào) b滿足關(guān)系： b=B mod 2mp 例如：主存 0、 12， … 頁映射到 Cache的 0頁，主存 13， … 映射到 Cache的 1頁，依此類推。 不需要頁號(hào)映射表，但沖突概率高。 – 組相連映射 ——把頁分組，然后結(jié)合上面兩種方法：組間直接映射，組內(nèi)全映射。 67 不命中時(shí)如何替換 Cache內(nèi)容 有以下幾種替換算法： – 隨機(jī)替換 – 先進(jìn)先出 FIFO – 最近最少使用 LRU（ Least Recently Used） – 最久沒有使用 LFU（ Least Frequently Used） Cache與主存的一致性 兩種常用的更新算法： – 寫穿式 （ WT， Write Through） ——同時(shí)更新 – 回寫式 （ WB， Write Back） ——僅當(dāng)替換時(shí)才更新主存 68 *Cache的讀寫操作 寫操作 讀操作 貫穿讀出式 旁路讀出式 寫穿式 回寫式 69 寫穿式（ Write Through） 從 CPU發(fā)出的寫信號(hào)送 Cache的同時(shí)也寫入主存。 CPU Cache 主 存 70 回寫式（ Write Back） 數(shù)據(jù)一般只寫到 Cache， 當(dāng) Cache中的數(shù)據(jù)被再次更新時(shí)，才將原來的數(shù)據(jù)寫入主存相應(yīng)頁，并接受新的數(shù)據(jù)。 CPU Cache 主 存 更新 寫入 71 貫穿讀出式 CPU Cache 主 存 CPU對(duì)主存的所有數(shù)據(jù)請(qǐng)求都首先送到Cache， 在 Cache中查找。 若 命中，則切斷 CPU對(duì)主存的請(qǐng)求，并將數(shù)據(jù)送出；如果不命中，則將數(shù)據(jù)請(qǐng)求傳給主存 。 72 旁路讀出式 CPU向 Cache和主存同時(shí)發(fā)出 數(shù)據(jù) 請(qǐng)求。 如果命中，則 Cache將數(shù)據(jù)送給 CPU， 并同時(shí)中斷 CPU對(duì)主存的請(qǐng)求；若不命中， Cache不做任何動(dòng)作，由 CPU直接訪問主存。 CPU Cache 主 存 73 3） PC機(jī)中的 CACHE 一般有兩級(jí) CACHE（有的具有三級(jí)） L1 CACHE——容量一般為 8KB～ 64KB L2 CACHE——容量一般為 128KB～ 2MB 新型 CPU一般將這兩級(jí) CACHE都做在 CPU內(nèi)核中。而且運(yùn)行速度與 CPU內(nèi)核相同，使 CPU的整體性能有了極大的提高。 指令 Cache和數(shù)據(jù) Cache 各種 CPU的 Cache配置見教材 p229表 55。 74 IBM PC/XT的內(nèi)存空間分配 00000H 9FFFFH BFFFFH FFFFFH RAM區(qū) 640KB 保留區(qū) 128KB ROM區(qū) 256KB 75 作業(yè) P244 – – – – –（注意地址范圍是 F0000H~F1FFFH）
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1