第5章存儲系統(tǒng)-預覽頁
【正文】 8KB的存儲器 41 字位擴展 根據內存容量及芯片容量確定所需存儲芯片數； 進行位擴展以滿足字長要求； 進行字擴展以滿足容量要求。 注意：以上的例子中所需的地址線數并未從系統(tǒng)整體上考慮。 – 譯碼電路的構成（譯碼器的連接方法） 系統(tǒng)地址空間一般比存儲芯片的容量大（即總線中的地址線數多于存儲芯片的地址線數），物理內存實際只占用系統(tǒng)地址空間的一小塊區(qū)域。 BHE和 A0同時為 0 同時使用全部數據線 D15～ D0 47 *8086的 16位存儲器接口 兩種譯碼方法 – 獨立的存儲體譯碼器 每個存儲體用一個譯碼器； 缺點：電路復雜，使用器件多。 48 1）獨立的存儲體譯碼器 D15D9 D8D0 高位存儲體 (奇數地址 ) 低位存儲體 (偶數地址 ) A16A1 A15A0 A15A0 D7D0 D7D0 64KB 8片 64KB 8片 CS Y0 Y7 Y0 Y7 C B A A19 A18 A17 C B A A19 A18 A17 CS G1 G2A G2B G1 G2A G2B OE WE OE WE MEMR MEMW BHE A0 Vcc Vcc 注意這些信號線的連接方法 MEMW信號同時有效，但只有一個存儲體被選中 讀 16位數據時每個體被選中幾次？ 49 2）獨立的存儲體寫選通 D15D9 D8D0 高位存儲體 (奇數地址 ) 低位存儲體 (偶數地址 ) A16A1 A15A0 A15A0 D7D0 D7D0 64KB 8片 64KB 8片 CS Y0 Y7 C B A A19 A18 A17 CS G1 G2A G2B OE WE OE WE MEMR BHE A0 Vcc GND MEMW ≥1 ≥1 每個存儲體用不同的讀控制信號 讀 16位數據時每個體被選中幾次？ 50 只讀存儲器（ ROM） 掩模 ROM 一次性可寫 ROM 可讀寫 ROM 分 類 EPROM（ 紫外線擦除） EEPROM（ 電擦除） 51 一、 EPROM 特點： 可多次編程寫入； 掉電后內容不丟失； 內容的擦除需用紫外線擦除器。 應用 BIOS，便攜式閃存硬盤 59 工作方式 數據讀出 編程寫入 擦 除 讀單元內容 讀內部狀態(tài)寄存器內容 讀芯片的廠家及器件標記 數據寫入，寫軟件保護 字節(jié)擦除，塊擦除，片擦除 擦除掛起 60 高速緩存（ Cache) 了解： Cache的基本概念； 基本工作原理； 命中率； Cache的分級體系結構 61 1）為什么需要高速緩存？ CPU工作速度與內存工作速度不匹配 – 例如， 800MHz的 PIII CPU的一條指令執(zhí)行時間約為 ，而 133MHz的 SDRAM存取時間為 ，即 83%的時間 CPU都處于等待狀態(tài)，運行效率極低。 存儲器的訪問相對集中的特點使得我們可以把頻繁訪問的指令、數據存放在速度非常高（與 CPU速度相當）的 SRAM——高速緩存CACHE中。 只要命中率相當高，就可以大大提高 CPU的運行效率，減少等待。 在一定的范圍內， Cache越大，命中率就越高，但相應成本也相應提高 Cache與內存的空間比一般為 1?128 66 *Cache系統(tǒng)有三個需要解決的主要問題： 主存 —Cache地址變換 解決： 把 Cache與主存都分成大小相同的頁 （ 若主存容量為2n， Cache容量為 2m，頁的大小為 2p（即頁內地址有 p位），則主存的頁號共有 (np)位， Cache頁號共有 (mp)位） 這樣，主存 — Cache地址變換，就是如何把主存頁映射到 Cache頁上 （ 即只映射頁號 ）。 – 直接映射 ——主存頁號 B與 Cache頁號 b滿足關系： b=B mod 2mp 例如：主存 0、 12， … 頁映射到 Cache的 0頁，主存 13， … 映射到 Cache的 1頁，依此類推。 CPU Cache 主 存 70 回寫式（ Write Back） 數據一般只寫到 Cache， 當 Cache中的數據被再次更新時，才將原來的數據寫入主存相應頁，并接受新的數據。 如果命中，則 Cache將數據送給 CPU， 并同時中斷 CPU對主存的請求；若不命中， Cache不做任何動作，由 CPU直接訪問主存。 74 IBM PC/XT的內存空間分配 00000H 9FFFFH BFFFFH FFFFFH RAM區(qū) 640KB 保留區(qū) 128KB ROM區(qū) 256KB 75 作業(yè) P244 – – – – –（注意地址范圍是 F0000H~F1FFFH）
環(huán)評公示相關推薦
鄂ICP備17016276號-1