第5章微處理器的硬件特性及微機系統(tǒng)組成-預(yù)覽頁
【正文】 A16/S3 +5V 8086 ALE 8282 STB 系統(tǒng)總線信號 A19～ A16 A15～ A8 A7～ A0 D7～ D0 IO/M RD WR 8282 STB 8282 STB 8286 T OE MN/MX IO/M RD WR DT/ R DEN OE OE OE 29 最小組態(tài)的總線形成 ? 20位地址總線 —— 可采用 3個三態(tài)鎖存器8282進行鎖存和驅(qū)動 ? 8位數(shù)據(jù)總線 —— 可采用數(shù)據(jù)收發(fā)器8286進行驅(qū)動 ? 系統(tǒng)控制信號 —— 由 8086引腳直接提供 30 最大模式操作 ? 8086/8088的數(shù)據(jù) /地址等引腳在最大組態(tài)與最小組態(tài)時相同 ? 有些控制信號不相同 ， 主要是用于輸出操作編碼信號 ， 由總線控制器 8288譯碼產(chǎn)生系統(tǒng)控制信號： ? S S S0—— 3個狀態(tài)信號 ? LOCK—— 總線封鎖信號 ? QS QS0—— 指令隊列狀態(tài)信號 ? RQ/GT0、 RQ/GT1—— 2個總線請求 /同意信號 。 74LS24 74LS245雙向總線緩沖器 。 8088 CPU需用 2片鎖存器將 AD7— AD0、 A19/S6— A16/S3的地址信號鎖存 。 ? 2. RD（ Read） ? 讀控制 ， 輸出 、 三態(tài) 、 低電平有效 ? 有效時 ， 表示 CPU正在從存儲器或 I/O端口讀入數(shù)據(jù) 11 控制總線 （續(xù) 1） ?3. READY ? 存儲器或 I/O口就緒 ， 輸入 、 高電平有效 ? 在總線操作周期中 ， 8088 CPU會在第 3個時鐘周期的前沿測試該引腳 ? 如果測到高有效 ， CPU直接進入第 4個時鐘周期 ? 如果測到無效 ， CPU將插入等待周期 Tw ? CPU在等待周期中仍然要監(jiān)測 READY信號 ， 有效則進入第 4個時鐘周期 ， 否則繼續(xù)插入等待周期Tw。 ? 基本的總線周期： 存儲器讀 、 寫； 輸入輸出端口的讀 、 寫； 中斷響應(yīng) 。1 第 5章 微處理器的硬件特性及微機系統(tǒng)組成 ? 教學(xué)重點 ? 8086/8088的兩種工作模式 ? 最小模式下的引腳信號和總線形成 ? 最小模式下的總線時序 2 幾個名詞 ? 指令周期：執(zhí)行 1條指令所需要的時間 。 ? 一個總線周期通常有 4個 T狀態(tài) ， 一個指令周期由若干個總線周期組成 。 ? T2— T4為 S7， S7為備用狀態(tài)信號線 。 ?MN/MX（ Minimum/Maximum 33引腳 ） ? 組態(tài)選擇 ， 輸入 ? 接高電平時 ， 8086/8088引腳工作在最小組態(tài)；反之 ，8088工作在最大組態(tài) 16 時鐘發(fā)生器 8284A ? 總線緩沖及鎖存 多路分離總線 分時復(fù)用的引腳上的信號需分離鎖存 。 緩沖系統(tǒng) CPU引腳負(fù)載超過 10個 ， 需采用緩沖器增加總線的驅(qū)
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號-1