[經(jīng)濟(jì)學(xué)]第2章 16位和32位微處理器-預(yù)覽頁
【正文】 ② 指令指針寄存器 指令指針寄存器 IP： 用來存放下一條要讀取的指令在代碼段中的偏移地址。 17 (4) 20位地址加法器 8086/8088CPU在對存儲(chǔ)單元進(jìn)行訪問以讀取指令或讀 /寫操作數(shù)時(shí) ， 必須在地址總線上提供 20位的地址信息 ， 以便選中對應(yīng)的存儲(chǔ)單元 。 段內(nèi)偏移地址又稱為“ 有效地址 EA(Effective Address)。 20 ∑015段 內(nèi) 偏 移 地 址段 寄 存 器19 0340 0 0 0 段 地 址 左 移 4 位20 位 物 理 地 址19 021 段寄存器內(nèi)容左移四位后（相當(dāng)于乘以 10H），與 16位段內(nèi)偏移地址，在 BIU中的地址加法器中進(jìn)行相加，形成一個(gè) 20位的物理地址。 下一條指令所在存儲(chǔ)單元的物理地址為 14052H。 指令隊(duì)列的引入使得 EU和 BIU可并行工作，即 BIU在讀指令時(shí)，并不影響 EU單元執(zhí)行指令， EU單元可以連續(xù)不斷地直接從指令隊(duì)列中取到要執(zhí)行的指令代碼，從而減少了 CPU為取指令而等待的時(shí)間，提高了 CPU的利用率，加快了整機(jī)的運(yùn)行速度。 ④ 進(jìn)位標(biāo)志 CF(Carry Flag) ——最高位產(chǎn)生進(jìn)位 CF=1 ⑤ 輔助進(jìn)位標(biāo)志ＡＦ (Auxiliary carry Flag) ⑥ 溢出標(biāo)志ＯＦ (Overflow Flag) ——算術(shù)運(yùn)算產(chǎn)生溢出 ——8位運(yùn)算結(jié)果超出 128~+127 ——16位運(yùn)算結(jié)果超出 32768~+32767 28 （ 6）、標(biāo)志寄存器 16位寄存器，其中有 7位未用。 總線周期 ——完成一次總線操作所需要的時(shí)鐘周期數(shù)。 34 典型的 8086總線周期序列： 由 4個(gè)基本時(shí)鐘周期和若干個(gè)等待周期（可以是 0個(gè)等待周期）組成。 與 8086配合的協(xié)處理器 ——8087：數(shù)值運(yùn)算處理器 ——8089：輸入 /輸出協(xié)處理器 2. 8086/8088的引腳信號和功能 注意點(diǎn)： ① 8086/8088的數(shù)據(jù)線和地址線復(fù)用 ② 8086有 16根數(shù)據(jù)線 ③ 第 21腳 (RESET)為輸入復(fù)位信號 ④ 第 22引腳為“準(zhǔn)備好” (READY)信號 ⑤ RD：指示讀， WR：指示寫操作 ⑥ 高 4位地址和狀態(tài)線復(fù)用 各引腳信號： ① GND、 VＣＣ 地和電源 ② AD15～ AD0 地址 /數(shù)據(jù)復(fù)用 ③ A19/S6～ A16/S3 地址 /狀態(tài)復(fù)用 ④ BHE＃ /S7 高 8位數(shù)據(jù)總線允許 /狀態(tài)復(fù)用 ⑤ NMI 非屏蔽中斷輸入 ⑥ INTR 可屏蔽中斷請求信號輸入 ⑦ RD＃ 讀信號輸出 ⑧ CLK 時(shí)鐘輸入 ⑨ RESET 復(fù)位信號輸入 ⑩ READY “準(zhǔn)備好”信號輸入 ⑾ TEST＃ 測試信號輸入 ⑿ MN/MX＃ 最小和最大模式控制輸入 帶 的信號表示低電平有效 3. 最小模式 引腳信號： ① INTA＃ 中斷響應(yīng)信號輸出 ② ALE 地址鎖存允許信號輸出 ③ DEN＃ 數(shù)據(jù)允許信號 ④ DT/R＃ 數(shù)據(jù)收發(fā)信號輸出 ⑤ M/IO＃ 存儲(chǔ)器 /輸入輸出控制信號輸出 ⑥ WR＃ 寫信號輸出 ⑦ HOLD 總線保持請求信號輸入 ⑧ HLDA 總線保持響應(yīng)信號輸出 8086 在 最 小 模 式 下 的 典 型 配 置 ： 44 8086的引腳 MN/nMAX=1，選擇最小模式。鎖存器可以使用 Intel的 8282，也可以使用通用的74LS373. 鎖存控制信號 ——ALE 數(shù)據(jù)信號是否需要驅(qū)動(dòng)，要看外部接了多少器件。 注意： nRD前面的小寫 n表示該信號 RD低電平有效 ——畫不出上劃
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1