【正文】
AND CLK = 39。139。THEN COUNT = COUNT + 1。 END IF。 END PROCESS。 CP= COUNT(3)。END ART。LIBRARY IEEE。USE 。ENTITY RC IS PORT(CLK,RP,LR,BRAKE,NIGHT:IN STD_LOGIC。 LEDR,LEDB,LEDN: OUT STD_LOGIC)。END。ARCHITECTURE ART OF RC ISBEGIN LEDB=BRAKE。 LEDN=NIGHT。 PROCESS(CLK,RP,LR) BEGIN IF CLK39。EVENT AND CLK = 39。139。 THEN IF(LR = 39。039。)THEN IF(RP = 39。039。)THEN LEDR =39。039。 ELSE LEDR = 39。139。 END IF。 ELSE LEDR =39。039。 END IF。 END IF。 END PROCESS。END ART。LIBRARY IEEE。USE 。ENTITY LC IS PORT(CLK,LP,LR,BRAKE,NIGHT:IN STD_LOGIC。 LEDL,LEDB,LEDN: OUT STD_LOGIC)。END。ARCHITECTURE ART OF LC ISBEGIN LEDB=BRAKE。 LEDN=NIGHT。PROCESS(CLK,LP,LR)BEGIN IF CLK39。EVENT AND CLK = 39。139。 THEN IF(LR =39。039。)THEN IF(LP = 39。039。)THEN LEDL=39。039。 ELSE LEDL=39。139。 END IF。 ELSE LEDL =39。039。 END IF。 END IF。END PROCESS。END ART。11