【正文】 走時(shí)聲明 PORT(CLKQ:IN STD_LOGIC。走時(shí)的時(shí)鐘信號(hào)； BH_SET, NM_SET:IN STD_LOGIC。走時(shí)的小時(shí)與分鐘設(shè)置； B_K:IN STD_LOGIC。 走時(shí)的小時(shí)與分鐘調(diào)節(jié)； BH_OUT:OUT STD_LOGIC_VECTOR(7 DOWNTO 0)。走時(shí)的小時(shí)輸出； BM_OUT:OUT STD_LOGIC_VECTOR(7 DOWNTO 0)。走時(shí)的分鐘輸出； NH_OUT:OUT STD_LOGIC_VECTOR(7 DOWNTO 0))。走時(shí)的秒表輸出：END COMPONENT。COMPONENT PAOBIAO 跑表聲明 PORT(CLKP,ENP,RSTP:IN STD_LOGIC。 PNM_OUT:OUT STD_LOGIC_VECTOR(7 DOWNTO 0)。跑表分控制 PBM_OUT:OUT STD_LOGIC_VECTOR(7 DOWNTO 0)。跑表秒控制 PBH_OUT:OUT STD_LOGIC_VECTOR(7 DOWNTO 0))。跑表毫秒控制END COMPONENT。COMPONENT NAOZHONG 鬧鐘聲明PORT(CLK,S_SE,F_SE,con : IN STD_LOGIC。 BH_OUT1, BM_OUT1:IN STD_LOGIC_VECTOR(7 DOWNTO 0)。 NZS_OUT, NZF_OUT :INOUT STD_LOGIC_VECTOR(7 DOWNTO 0)。 SPEAKER_OUT:OUT STD_LOGIC)。END COMPONENT。COMPONENT XUANZE IS 鍵選擇聲明PORT(CLK:IN STD_LOGIC。 ANJIAN8,ANJIAN5:IN STD_LOGIC。 NH_SET,NM_SET:OUT STD_LOGIC。 NS_SET,NF_SET:OUT STD_LOGIC)。END COMPONENT。COMPONENT SAOMIAO 掃描聲明 PORT( CLK,LD_SET,LD_K:IN STD_LOGIC。 SMS,SMF,SMM:IN STD_LOGIC_VECTOR(7 DOWNTO 0)。 DK: OUT STD_LOGIC_VECTOR(6 DOWNTO 0)。 段控制信號(hào)； WK: OUT STD_LOGIC_VECTOR(7 DOWNTO 0))。位控制信號(hào)；END COMPONENT。COMPONENT MUX31A 三選一選擇器聲明；PORT(CLK:IN STD_LOGIC。 DH,DM,DS:IN STD_LOGIC_VECTOR(7 DOWNTO 0)。 NH,NM:IN STD_LOGIC_VECTOR(7 DOWNTO 0)。 PF,PM,PH:IN STD_LOGIC_VECTOR(7 DOWNTO 0)。 P1,P2,P3:OUT STD_LOGIC_VECTOR(7 DOWNTO 0))。END COMPONENT。SIGNAL B_CLK,PB_CLK,SM_CLK:STD_LOGIC。分頻模塊與其他模塊的CLK連接信號(hào)SIGNAL XZ_NH,XZ_NM,XZ_NS,XZ_NF:STD_LOGIC。選擇與走時(shí)模塊連接信號(hào)SIGNAL DH_IN,DM_IN,DS_IN: STD_LOGIC_VECTOR(7 DOWNTO 0)。與走時(shí)模塊連接信號(hào)SIGNAL PF_IN,PM_IN,PH_IN: STD_LOGIC_VECTOR(7 DOWNTO 0)。與跑表模塊連接信號(hào)SIGNAL NH_IN,NM_IN,BM_IN: STD_LOGIC_VECTOR(7 DOWNTO 0)。與鬧鐘模塊連接信號(hào)SIGNAL P1,P2,P3:STD_LOGIC_VECTOR(7 DOWNTO 0)。掃描輸入與三選一輸出連接信號(hào)BEGINU1:FENPIN PORT MAP(CLK=CLKZ,CLK1H=B_CLK,CLK100H=PB_CLK,CLK5000H=SM_CLK)。U2:DIANZIBIAO PORT MAP(CLKQ=B_CLK,BH_SET=XZ_NH,NM_SET=XZ_NM,B_K=JIAN4,BH_OUT=DH_IN,BM_OUT=DM_IN,NH_OUT=DS_IN)。U3:PAOBIAO PORT MAP(CLKP=PB_CLK,ENP=JIAN5,RSTP=JIAN8,PNM_OUT=PF_IN, PBM_OUT=PM_IN,PBH_OUT=PH_IN)。U4:NAOZHONG PORT MAP(CLK=PB_CLK,S_SE=XZ_NS,F_SE=XZ_NF,con=JIAN4,BH_OUT1=DH_IN,BM_OUT1=DM_IN,NZS_OUT=NH_IN,NZF_OUT=NM_IN,SPEAKER_OUT=SPEAKER)。U5:MUX31A PORT ********U6:SAOMIAO PORT MAP(CLK=SM_CLK,LD_SET=JIAN7,LD_K=JIAN4,DK=CLOCK_DK,WK=CLOCK_WK,SMS=P1,SMF=P2,SMM=P3)。U7:XUANZE PORT MAP(CLK=JIAN1,ANJIAN8=JIAN8,ANJIAN5=JIAN5,NH_SET=XZ_NH,NM_SET=XZ_NM,NS_SET=XZ_NS,NF_SET=XZ_NF)。END ONE。五、RTL viewer六、引腳鎖定和下載測(cè)試選擇GW48EDA系統(tǒng)的電路模式7。數(shù)碼管8左邊的跳線選擇CLOSE。下載后會(huì)看到電子鐘自動(dòng)計(jì)數(shù)，通過(guò)鍵8鎖定，鍵5選擇，用鍵4可實(shí)現(xiàn)時(shí)、分的調(diào)節(jié)。按下鍵7，數(shù)碼管顯示鬧鐘模式，同走時(shí)部分一樣，可自行設(shè)置鬧鐘時(shí)間。再按鍵7，按下鍵5秒表開(kāi)始跑表，再按鍵5跑表暫停，按下鍵8秒表復(fù)位，按鍵4可調(diào)節(jié)數(shù)碼管亮度。到此，電子鐘所有功能得以實(shí)現(xiàn)。 不足及改進(jìn) 使用的按鍵太多，使實(shí)用性降低了?？赏ㄟ^(guò)代碼的書(shū)寫(xiě)減少按鍵，使一個(gè)鍵承擔(dān)更多的功能。 鬧鐘的聲音太單一?？煽紤]加入幾鐘和弦音，以增加電子鐘的人性化因素?？煽紤]在電子鐘中加入整點(diǎn)報(bào)時(shí)功能，和顯示星期功能。八、心得體會(huì)通過(guò)本次EDA課程設(shè)計(jì)，在這幾天的日子里，可以說(shuō)是苦多于甜，但是確實(shí)學(xué)的到很多很多的東西，設(shè)計(jì)過(guò)程中不僅可以鞏固以前所學(xué)過(guò)的知識(shí)，而且學(xué)到了很多在書(shū)本上所沒(méi)有學(xué)到過(guò)的知識(shí)。通過(guò)這次設(shè)計(jì)，進(jìn)一步加深了對(duì)EDA的了解，進(jìn)一步熟悉了軟件運(yùn)用和實(shí)驗(yàn)箱的使用，增強(qiáng)了自我動(dòng)手能力，讓我對(duì)它有了更加濃厚的興趣。特別是當(dāng)每一個(gè)子模塊編寫(xiě)調(diào)試成功時(shí)，心里特別的開(kāi)心。但是在編寫(xiě)頂層文件的程序時(shí)，遇到了不少問(wèn)題，特別是各元件之間的連接，以及信號(hào)的定義，總是有錯(cuò)誤，在一次次排查、修改后程序編譯最后終于通過(guò)了。在波形仿真時(shí)，也遇到了很多困難,時(shí)鐘周期定義過(guò)大或過(guò)小，想要的結(jié)果不能在波形上得到正確的顯示。經(jīng)過(guò)屢次調(diào)試，終于找到了比較合適的輸入數(shù)值，這樣就可以觀察到完整的仿真結(jié)果。通過(guò)這次課程設(shè)計(jì)使我懂得了理論與實(shí)際相結(jié)合是很重要的，只有理論知識(shí)是遠(yuǎn)遠(yuǎn)不夠的，只有把所學(xué)的理論知識(shí)與實(shí)踐相結(jié)合起來(lái)，從理論中得出結(jié)論，才能真正為實(shí)踐服務(wù)，從而提高自己的實(shí)際動(dòng)手能力和獨(dú)立思考的能力。在設(shè)計(jì)的過(guò)程中遇到問(wèn)題，可以說(shuō)得是困難重重，這畢竟第一次做的，難免會(huì)遇到過(guò)各種各樣的問(wèn)題，同時(shí)在設(shè)計(jì)的過(guò)程中發(fā)現(xiàn)了自己的不足之處，對(duì)以前所學(xué)過(guò)的知識(shí)理解得不夠深刻，掌握得不夠牢固?？偟膩?lái)說(shuō)，這次設(shè)計(jì)的電子鐘還是比較成功的，在設(shè)計(jì)中遇到了很多問(wèn)題，最后在自己的努力調(diào)試下，終于解決困難！學(xué)以致用，感覺(jué)很充實(shí)。有點(diǎn)小成就感，終于覺(jué)得平時(shí)所學(xué)的知識(shí)有了實(shí)用的價(jià)值，達(dá)到了理論與實(shí)際相結(jié)合的目的。EDA是現(xiàn)代信息社會(huì)里很有用的一門(mén)學(xué)科，以后一定會(huì)再次用到，現(xiàn)在打好基礎(chǔ)，為以后的學(xué)習(xí)和工作奠定基礎(chǔ)，培養(yǎng)興趣。參考文獻(xiàn)【1】潘松、黃繼業(yè)《EDA技術(shù)實(shí)用教程》（第三版）2006科學(xué)出版社【2】孟濤 《電工電子EDA實(shí)踐教程》2010機(jī)械工業(yè)出版社【3】王金明、楊吉斌《數(shù)字系統(tǒng)設(shè)計(jì)與Verilong HDL》2002電子工業(yè)出版社【4】王鎖萍 《電子設(shè)計(jì)自動(dòng)化教程》2000成都電子科技大學(xué)出版社19