【導(dǎo)讀】與本研究成果相關(guān)的所有人所做出的任何貢獻(xiàn)均已在論文（設(shè)計(jì)）中作了明確。的說(shuō)明并表示了謝意。本人授權(quán)許昌學(xué)院可以將畢業(yè)論文（設(shè)計(jì)）的全部或部分內(nèi)容編入有關(guān)數(shù)。據(jù)庫(kù)進(jìn)行檢索，可以采用影印、縮印或掃描等復(fù)制手段保存、匯編論文（設(shè)計(jì)）。設(shè)計(jì)采用VHDL硬件描述語(yǔ)言實(shí)現(xiàn)，時(shí)間顯示采用八位LED數(shù)碼管顯示。

　　

【正文】 ,reset:IN STD_LOGIC。 sec,min:IN STD_LOGIC_VECTOR (6 downto 0)。 hour:in std_logic_vector(5 downto 0)。 daout:OUT STD_LOGIC_vector(3 downto 0)。 dp:OUT STD_LOGIC。 sel:out std_logic_vector(2 downto 0))。 END seltime。 ARCHITECTURE fun OF seltime IS SIGNAL count:STD_LOGIC_vector(2 downto 0)。 BEGIN sel=count。 24 process(clk1,reset) begin if(reset=39。039。) then count=000。 elsif(clk1 39。event and clk1=39。139。) then if(count=101) then count=000。 else count=count + 1。 end if。 end if。 case count is when 000=daout=sec(3 downto 0)。dp=39。039。送出秒個(gè)位 ,秒個(gè)位的 dp 不亮 when 001=daout(3)=39。039。 daout (2 downto 0)=sec(6 downto 4)。 送 出秒十位 dp=39。039。 秒十位的 dp 不亮 when 010=daout=min(3 downto 0)。dp=39。139。送出分個(gè)位 ,分個(gè)位的 dp 亮 when 011=daout(3)=39。039。 daout (2 downto 0)=min(6 downto 4)。 送出分十位 dp=39。039。 分十位的 dp 不亮 when 100=daout=hour(3 downto 0)。dp=39。139。 送出小時(shí)個(gè)位，小時(shí)個(gè)位的 dp 亮 when others=daout (3 downto 2)=00。 送出小時(shí)十位 daout(1 downto 0)=hour(5 downto 4)。dp=39。039。小時(shí)十位的 dp 不亮 end case。 end process。 end fun。 (7)譯碼器文本（文件名： ）為底層文本。 LIBRARY ieee。 use 。 25 use 。 ENTITY deled IS PORT(num:IN std_logic_vector(3 downto 0)。 led:OUT std_logic_vector(6 downto 0))。 END deled。 ARCHITECTURE fun OF deled IS BEGIN abcdefg led=1111110 when num=0000else7 段管顯示 0,led[6..0]=7EH 0110000 when num=0001else 7 段管顯示 1,led[6..0]=30H 1101101 when num=0010else 7 段管顯示 2,led[6..0]=6DH 1111001 when num=0011else 7 段管顯示 3,led[6..0]=79H 0110011 when num=0100else 7 段管顯示 4,led[6..0]=33H 1011011 when num=0101else 7 段管顯示 5,led[6..0]=5BH 1011111 when num=0110else 7 段管顯示 6,led[6..0]=5FH 1110000 when num=0111else 7 段管顯示 7,led[6..0]=70H 1111111 when num=1000else 7 段管顯示 8,led[6..0]=7FH 1111011 when num=1001else 7 段管顯示 9,led[6..0]=7BH 1110111 when num=1010else 7 段管顯示 A,led[6..0]=77H 0011111 when num=1011else 7 段管顯示 b,led[6..0]=1FH 1001110 when num=1100else 7 段管顯示 C,led[6..0]=4EH 0111101 when num=1101else 7 段管顯示 d,led[6..0]=3DH 1001111 when num=1110else 7 段管顯示 E,led[6..0]=4FH 1000111 when num=1111 。 7 段管顯示 F,led[6..0]=47H END fun。 26 6 系統(tǒng)調(diào)試與性能分析 仿真波形 (1)秒計(jì)數(shù)器的仿真。 圖 61 為秒計(jì)數(shù)器仿真波形圖，圖中 reset=39。039。時(shí)，輸出 daout=00.否則，在時(shí)鐘的上升沿，計(jì)數(shù)累加，直到增為 59，然后由 59變?yōu)?00,同時(shí)向分進(jìn)位信號(hào) enmin輸出 39。139。，重新開(kāi)始循環(huán)遞增。當(dāng)調(diào)分信號(hào) setmin=39。139。時(shí)，一直有向分進(jìn)位脈沖產(chǎn)生，據(jù)此可以調(diào)整分鐘。 圖 61 秒計(jì)數(shù)器的仿真 (2)分計(jì)數(shù)器的仿真。 圖 62 為分計(jì)數(shù)器仿真波形圖，跟秒計(jì)數(shù)器的類(lèi)似。 27 圖 62 分計(jì)數(shù)器的仿真 (3)小時(shí)計(jì)數(shù)器的仿真。 圖 63 為小時(shí)計(jì)數(shù)器仿真圖。當(dāng) reset=39。039。時(shí)，輸出 daout=00.否則，在時(shí)鐘的上升沿，計(jì)數(shù)累加，直到增為 23，然后由 23變?yōu)?00。重新開(kāi)始循環(huán)遞增。 圖 63 小時(shí)計(jì)數(shù)器的 仿真 (4)揚(yáng)聲器及彩燈聲光報(bào)警模塊的仿真。 圖 64 為聲光報(bào)警的仿真： 28 圖 64 聲光報(bào)警的仿真 當(dāng)輸入信號(hào) dain由 59變?yōu)?00時(shí)，揚(yáng)聲器驅(qū)動(dòng)信號(hào)有脈沖串產(chǎn)生，驅(qū)動(dòng)蜂鳴器發(fā)出聲音。同時(shí)，由信號(hào) count 決定 3 只 LED 燈循環(huán)點(diǎn)亮。 (5)時(shí)間數(shù)據(jù)掃描分時(shí)選擇模塊的仿真。 圖 65 為時(shí)間數(shù)據(jù)掃描分時(shí)選擇模塊的仿真。首先，定義一個(gè) 6 進(jìn)制加法計(jì)數(shù)器 count。當(dāng) reset=39。139。，在時(shí)鐘的上升沿 ,count 由 39。039。遞增到 39。539。， 6 個(gè)數(shù)碼管對(duì)應(yīng)分別顯示秒個(gè)位、秒十位、分個(gè)位、分十位、時(shí)個(gè)位、時(shí)十位 。實(shí)現(xiàn)數(shù)據(jù)掃描。分時(shí)選擇是由每個(gè)位的小數(shù)點(diǎn) dp控制的。通過(guò)分個(gè)位的 dp、小時(shí)個(gè)位的 dp 循環(huán)點(diǎn)亮，實(shí)現(xiàn)分時(shí)選擇。 圖 65 為時(shí)間數(shù)據(jù)掃描分時(shí)選擇模塊的仿真 29 (6)譯碼器模塊的仿真。 圖 66 為譯碼器的仿真。根據(jù)共陰極數(shù)碼管的段碼對(duì)照表，根據(jù)輸入信號(hào) num,7 段管顯示對(duì)應(yīng)的字符。 圖 66 為譯碼器的仿真 (7)整個(gè)系統(tǒng)的仿真。 圖 67 系列為整個(gè)系統(tǒng)的仿真。 圖 67(a) 由圖 67(a)可以看到該數(shù)字電子鐘系統(tǒng)的計(jì)時(shí)功能。圖中顯示的是由 005959 跳變到010000。由 sel 端口的輸出可以看到該系統(tǒng)的時(shí)間數(shù)據(jù)掃描功能。 30 圖 67(b) 由圖 67(b)可以看到該數(shù)字電子鐘系統(tǒng)的整點(diǎn)報(bào)時(shí)功能。當(dāng)分計(jì)數(shù)器變?yōu)?“00”時(shí)，在接下來(lái)的 1min內(nèi)，從第 2s 開(kāi)始，每隔 2s，蜂鳴器都會(huì)發(fā)出聲音。由信號(hào) dpout 的輸出，當(dāng) sel=?2’或 ?4?時(shí)， dpout 輸出為高電平，可以看到該系統(tǒng)的分時(shí)選擇功能。 31 圖 67(c) 圖 67(c)是在圖 67(b)縮小后得到的。從中可以更清楚地看到該數(shù)字電子鐘系統(tǒng)的整點(diǎn)報(bào)時(shí)功能。由信號(hào) lamp 的輸出可以看到整點(diǎn) 報(bào)時(shí)的同時(shí) LED 燈花樣顯示。還可以更清楚地看到秒計(jì)數(shù)器計(jì)數(shù)的過(guò)程。 32 圖 67(d) 由圖 67(d)中當(dāng) reset=?0?時(shí)，信號(hào) dpout 和 sel 的起始輸出可以看到該數(shù)字電子鐘系統(tǒng)的清零功能。 下載及調(diào)試 仿真成功后可以進(jìn)行程序的下載及調(diào)試。 輸入信號(hào)的連線如下：代表清零，調(diào)時(shí)，調(diào)分信號(hào) RESET、 SETHOUR、 SETMIN 的管腳分別連接撥動(dòng)開(kāi)關(guān)；代表計(jì)數(shù)時(shí)鐘信號(hào) CLK 和掃描時(shí)鐘信號(hào) CLKDSP 的管腳分別同1Hz時(shí)鐘源和 200Hz（或更高）時(shí)鐘源相連。 輸出信號(hào)的連接如下：代表掃描顯示的驅(qū) 動(dòng)信號(hào) SEL[2..0]連到實(shí)驗(yàn)儀的 SEL2， SEL1， 33 SEL0 端。段碼信號(hào)輸出 abcdefg 連到實(shí)驗(yàn)儀的 7 段數(shù)碼管的段碼插口 abcdefg端，小數(shù)點(diǎn)DP 輸出端同實(shí)驗(yàn)儀的 7 段數(shù)碼管的段碼插口 DP 相連；代表?yè)P(yáng)聲器驅(qū)動(dòng)信號(hào)的管腳SPEAKER同揚(yáng)聲器驅(qū)動(dòng)接口 SPEAKER相連；代表花樣 LED燈顯示的信號(hào)管腳 LAMP[2..0]同三個(gè) LED 燈相連。 性能分析 選擇目標(biāo)芯片為 EPF10K10LC844，進(jìn)行上述實(shí)驗(yàn)連線的連接，將程序下載到目標(biāo)芯片中，對(duì)運(yùn)行結(jié)果進(jìn)行測(cè)試，當(dāng)清零信號(hào) RESET 有效時(shí)，數(shù)碼管顯 示 000000；時(shí)、分、秒計(jì)數(shù)時(shí)，能夠完成秒到分鐘、分鐘到小時(shí)的進(jìn)位功能；當(dāng)調(diào)分信號(hào) SETMIN、調(diào)時(shí)信號(hào)SETHOUR 有效時(shí)，可以對(duì)分鐘、小時(shí)進(jìn)行調(diào)整；當(dāng)整點(diǎn)時(shí)，蜂鳴器會(huì)發(fā)出聲音，而且三個(gè) LED 燈循環(huán)點(diǎn)亮，即花樣顯示。 34 總 結(jié) 本設(shè)計(jì)采用層次化、結(jié)構(gòu)化設(shè)計(jì)方法，用 VHDL編輯源程序，用 MAX+plusII 進(jìn)行仿真，并下載到可編程邏輯器件 CPLD 實(shí)現(xiàn)，結(jié)果表明本實(shí)驗(yàn)是合理可行的。其設(shè)計(jì)思想及方法也可用于其它基于可編程邏輯器件的數(shù)字電路系統(tǒng)的設(shè) 計(jì)。在數(shù)字電路及其他更多的課程中都涉及到較復(fù)雜的電路設(shè)計(jì)，若是采用層次電路設(shè)計(jì)方法，既便于對(duì)電路的了解，也便于團(tuán)隊(duì)協(xié)作，共同完成設(shè)計(jì)任務(wù)，故而層次電路設(shè)計(jì)方法將會(huì)廣泛地應(yīng)用在大型復(fù)雜電路系統(tǒng)的設(shè)計(jì)中。 35 參考文獻(xiàn) [1] 譚會(huì)生 ,張昌凡 .EDA 技術(shù)及應(yīng)用 (第二版 )[M].西安電子科技大學(xué)出版社 , [2] 沈明山 .EDA 技術(shù)及可編程器件應(yīng)用實(shí)訓(xùn) [M].科學(xué)出版社 , [3] 李莉 ,路而紅 .電子設(shè)計(jì)自動(dòng)化 （ EDA） 課程設(shè)計(jì)與項(xiàng) 目實(shí)例 [M].中國(guó)電力出版社 ,2021 [4] 鄒彥 ,莊嚴(yán)等 .EDA 技術(shù)與數(shù)字系統(tǒng)設(shè)計(jì) [M].電子工業(yè)出版社 , [5] 郭照南 .電子技術(shù)與 EDA 技術(shù)課程設(shè)計(jì) [M].中南大學(xué)出版社 ,2021 [6] 孟慶海 ,張洲 .VHDL基礎(chǔ)及經(jīng)典實(shí)例開(kāi)發(fā) [M].西安交通大學(xué)出版社 , [7] 曾繁泰 ,陳美金 .VHDL程序設(shè)計(jì) [M].清華大學(xué)出版社 ,2021 [8] 孫延鵬等 .VHDL與可編程邏輯器件應(yīng)用 [M].航空工業(yè)出版社 , [9] 宋萬(wàn)杰 ,羅豐等 .CPLD 技術(shù)及其應(yīng)用 [M].西安電子科技大學(xué)出版社 ,1999 [10] 徐志軍 ,徐光輝 .CPLD/FPGA 的開(kāi)發(fā)與應(yīng)用 [M].電子工業(yè)出版社 ,2021 [11] 陳云治等 .CPLD 應(yīng)用技術(shù)與數(shù)字系統(tǒng)設(shè)計(jì) [M].電子工業(yè)出版社 , [12] 王丹利等 .CPLD/FPGA 可編程邏輯器件使用教程 [M].機(jī)械工業(yè)出版社 , [13] 東方人華 .MAX+plusII 入門(mén)與提高 [M].清華大學(xué)出版社 ,2021 [14] 王輝等 .MAX+plusII 和 QuartusII 應(yīng)用與開(kāi)發(fā)技巧 [M].機(jī)械工業(yè)出版 社 ,2021 [15] 王志鵬等 .可編程邏輯器件開(kāi)發(fā)技術(shù) MAX+plusII[M].國(guó)防工業(yè)出版社 ,