【導讀】與本研究成果相關的所有人所做出的任何貢獻均已在論文（設計）中作了明確。的說明并表示了謝意。本人授權許昌學院可以將畢業(yè)論文（設計）的全部或部分內(nèi)容編入有關數(shù)。據(jù)庫進行檢索，可以采用影印、縮印或掃描等復制手段保存、匯編論文（設計）。設計采用VHDL硬件描述語言實現(xiàn)，時間顯示采用八位LED數(shù)碼管顯示。

　　

【正文】 ,reset:IN STD_LOGIC。 sec,min:IN STD_LOGIC_VECTOR (6 downto 0)。 hour:in std_logic_vector(5 downto 0)。 daout:OUT STD_LOGIC_vector(3 downto 0)。 dp:OUT STD_LOGIC。 sel:out std_logic_vector(2 downto 0))。 END seltime。 ARCHITECTURE fun OF seltime IS SIGNAL count:STD_LOGIC_vector(2 downto 0)。 BEGIN sel=count。 24 process(clk1,reset) begin if(reset=39。039。) then count=000。 elsif(clk1 39。event and clk1=39。139。) then if(count=101) then count=000。 else count=count + 1。 end if。 end if。 case count is when 000=daout=sec(3 downto 0)。dp=39。039。送出秒個位 ,秒個位的 dp 不亮 when 001=daout(3)=39。039。 daout (2 downto 0)=sec(6 downto 4)。 送 出秒十位 dp=39。039。 秒十位的 dp 不亮 when 010=daout=min(3 downto 0)。dp=39。139。送出分個位 ,分個位的 dp 亮 when 011=daout(3)=39。039。 daout (2 downto 0)=min(6 downto 4)。 送出分十位 dp=39。039。 分十位的 dp 不亮 when 100=daout=hour(3 downto 0)。dp=39。139。 送出小時個位，小時個位的 dp 亮 when others=daout (3 downto 2)=00。 送出小時十位 daout(1 downto 0)=hour(5 downto 4)。dp=39。039。小時十位的 dp 不亮 end case。 end process。 end fun。 (7)譯碼器文本（文件名： ）為底層文本。 LIBRARY ieee。 use 。 25 use 。 ENTITY deled IS PORT(num:IN std_logic_vector(3 downto 0)。 led:OUT std_logic_vector(6 downto 0))。 END deled。 ARCHITECTURE fun OF deled IS BEGIN abcdefg led=1111110 when num=0000else7 段管顯示 0,led[6..0]=7EH 0110000 when num=0001else 7 段管顯示 1,led[6..0]=30H 1101101 when num=0010else 7 段管顯示 2,led[6..0]=6DH 1111001 when num=0011else 7 段管顯示 3,led[6..0]=79H 0110011 when num=0100else 7 段管顯示 4,led[6..0]=33H 1011011 when num=0101else 7 段管顯示 5,led[6..0]=5BH 1011111 when num=0110else 7 段管顯示 6,led[6..0]=5FH 1110000 when num=0111else 7 段管顯示 7,led[6..0]=70H 1111111 when num=1000else 7 段管顯示 8,led[6..0]=7FH 1111011 when num=1001else 7 段管顯示 9,led[6..0]=7BH 1110111 when num=1010else 7 段管顯示 A,led[6..0]=77H 0011111 when num=1011else 7 段管顯示 b,led[6..0]=1FH 1001110 when num=1100else 7 段管顯示 C,led[6..0]=4EH 0111101 when num=1101else 7 段管顯示 d,led[6..0]=3DH 1001111 when num=1110else 7 段管顯示 E,led[6..0]=4FH 1000111 when num=1111 。 7 段管顯示 F,led[6..0]=47H END fun。 26 6 系統(tǒng)調(diào)試與性能分析 仿真波形 (1)秒計數(shù)器的仿真。 圖 61 為秒計數(shù)器仿真波形圖，圖中 reset=39。039。時，輸出 daout=00.否則，在時鐘的上升沿，計數(shù)累加，直到增為 59，然后由 59變?yōu)?00,同時向分進位信號 enmin輸出 39。139。，重新開始循環(huán)遞增。當調(diào)分信號 setmin=39。139。時，一直有向分進位脈沖產(chǎn)生，據(jù)此可以調(diào)整分鐘。 圖 61 秒計數(shù)器的仿真 (2)分計數(shù)器的仿真。 圖 62 為分計數(shù)器仿真波形圖，跟秒計數(shù)器的類似。 27 圖 62 分計數(shù)器的仿真 (3)小時計數(shù)器的仿真。 圖 63 為小時計數(shù)器仿真圖。當 reset=39。039。時，輸出 daout=00.否則，在時鐘的上升沿，計數(shù)累加，直到增為 23，然后由 23變?yōu)?00。重新開始循環(huán)遞增。 圖 63 小時計數(shù)器的 仿真 (4)揚聲器及彩燈聲光報警模塊的仿真。 圖 64 為聲光報警的仿真： 28 圖 64 聲光報警的仿真 當輸入信號 dain由 59變?yōu)?00時，揚聲器驅(qū)動信號有脈沖串產(chǎn)生，驅(qū)動蜂鳴器發(fā)出聲音。同時，由信號 count 決定 3 只 LED 燈循環(huán)點亮。 (5)時間數(shù)據(jù)掃描分時選擇模塊的仿真。 圖 65 為時間數(shù)據(jù)掃描分時選擇模塊的仿真。首先，定義一個 6 進制加法計數(shù)器 count。當 reset=39。139。，在時鐘的上升沿 ,count 由 39。039。遞增到 39。539。， 6 個數(shù)碼管對應分別顯示秒個位、秒十位、分個位、分十位、時個位、時十位 。實現(xiàn)數(shù)據(jù)掃描。分時選擇是由每個位的小數(shù)點 dp控制的。通過分個位的 dp、小時個位的 dp 循環(huán)點亮，實現(xiàn)分時選擇。 圖 65 為時間數(shù)據(jù)掃描分時選擇模塊的仿真 29 (6)譯碼器模塊的仿真。 圖 66 為譯碼器的仿真。根據(jù)共陰極數(shù)碼管的段碼對照表，根據(jù)輸入信號 num,7 段管顯示對應的字符。 圖 66 為譯碼器的仿真 (7)整個系統(tǒng)的仿真。 圖 67 系列為整個系統(tǒng)的仿真。 圖 67(a) 由圖 67(a)可以看到該數(shù)字電子鐘系統(tǒng)的計時功能。圖中顯示的是由 005959 跳變到010000。由 sel 端口的輸出可以看到該系統(tǒng)的時間數(shù)據(jù)掃描功能。 30 圖 67(b) 由圖 67(b)可以看到該數(shù)字電子鐘系統(tǒng)的整點報時功能。當分計數(shù)器變?yōu)?“00”時，在接下來的 1min內(nèi)，從第 2s 開始，每隔 2s，蜂鳴器都會發(fā)出聲音。由信號 dpout 的輸出，當 sel=?2’或 ?4?時， dpout 輸出為高電平，可以看到該系統(tǒng)的分時選擇功能。 31 圖 67(c) 圖 67(c)是在圖 67(b)縮小后得到的。從中可以更清楚地看到該數(shù)字電子鐘系統(tǒng)的整點報時功能。由信號 lamp 的輸出可以看到整點 報時的同時 LED 燈花樣顯示。還可以更清楚地看到秒計數(shù)器計數(shù)的過程。 32 圖 67(d) 由圖 67(d)中當 reset=?0?時，信號 dpout 和 sel 的起始輸出可以看到該數(shù)字電子鐘系統(tǒng)的清零功能。 下載及調(diào)試 仿真成功后可以進行程序的下載及調(diào)試。 輸入信號的連線如下：代表清零，調(diào)時，調(diào)分信號 RESET、 SETHOUR、 SETMIN 的管腳分別連接撥動開關；代表計數(shù)時鐘信號 CLK 和掃描時鐘信號 CLKDSP 的管腳分別同1Hz時鐘源和 200Hz（或更高）時鐘源相連。 輸出信號的連接如下：代表掃描顯示的驅(qū) 動信號 SEL[2..0]連到實驗儀的 SEL2， SEL1， 33 SEL0 端。段碼信號輸出 abcdefg 連到實驗儀的 7 段數(shù)碼管的段碼插口 abcdefg端，小數(shù)點DP 輸出端同實驗儀的 7 段數(shù)碼管的段碼插口 DP 相連；代表揚聲器驅(qū)動信號的管腳SPEAKER同揚聲器驅(qū)動接口 SPEAKER相連；代表花樣 LED燈顯示的信號管腳 LAMP[2..0]同三個 LED 燈相連。 性能分析 選擇目標芯片為 EPF10K10LC844，進行上述實驗連線的連接，將程序下載到目標芯片中，對運行結果進行測試，當清零信號 RESET 有效時，數(shù)碼管顯 示 000000；時、分、秒計數(shù)時，能夠完成秒到分鐘、分鐘到小時的進位功能；當調(diào)分信號 SETMIN、調(diào)時信號SETHOUR 有效時，可以對分鐘、小時進行調(diào)整；當整點時，蜂鳴器會發(fā)出聲音，而且三個 LED 燈循環(huán)點亮，即花樣顯示。 34 總 結 本設計采用層次化、結構化設計方法，用 VHDL編輯源程序，用 MAX+plusII 進行仿真，并下載到可編程邏輯器件 CPLD 實現(xiàn)，結果表明本實驗是合理可行的。其設計思想及方法也可用于其它基于可編程邏輯器件的數(shù)字電路系統(tǒng)的設 計。在數(shù)字電路及其他更多的課程中都涉及到較復雜的電路設計，若是采用層次電路設計方法，既便于對電路的了解，也便于團隊協(xié)作，共同完成設計任務，故而層次電路設計方法將會廣泛地應用在大型復雜電路系統(tǒng)的設計中。 35 參考文獻 [1] 譚會生 ,張昌凡 .EDA 技術及應用 (第二版 )[M].西安電子科技大學出版社 , [2] 沈明山 .EDA 技術及可編程器件應用實訓 [M].科學出版社 , [3] 李莉 ,路而紅 .電子設計自動化 （ EDA） 課程設計與項 目實例 [M].中國電力出版社 ,2021 [4] 鄒彥 ,莊嚴等 .EDA 技術與數(shù)字系統(tǒng)設計 [M].電子工業(yè)出版社 , [5] 郭照南 .電子技術與 EDA 技術課程設計 [M].中南大學出版社 ,2021 [6] 孟慶海 ,張洲 .VHDL基礎及經(jīng)典實例開發(fā) [M].西安交通大學出版社 , [7] 曾繁泰 ,陳美金 .VHDL程序設計 [M].清華大學出版社 ,2021 [8] 孫延鵬等 .VHDL與可編程邏輯器件應用 [M].航空工業(yè)出版社 , [9] 宋萬杰 ,羅豐等 .CPLD 技術及其應用 [M].西安電子科技大學出版社 ,1999 [10] 徐志軍 ,徐光輝 .CPLD/FPGA 的開發(fā)與應用 [M].電子工業(yè)出版社 ,2021 [11] 陳云治等 .CPLD 應用技術與數(shù)字系統(tǒng)設計 [M].電子工業(yè)出版社 , [12] 王丹利等 .CPLD/FPGA 可編程邏輯器件使用教程 [M].機械工業(yè)出版社 , [13] 東方人華 .MAX+plusII 入門與提高 [M].清華大學出版社 ,2021 [14] 王輝等 .MAX+plusII 和 QuartusII 應用與開發(fā)技巧 [M].機械工業(yè)出版 社 ,2021 [15] 王志鵬等 .可編程邏輯器件開發(fā)技術 MAX+plusII[M].國防工業(yè)出版社 ,