【正文】
ed isbegin process(num) begin case num is when0000=led=0111111。3FH when0001=led=0000110。06H when0010=led=1011011。5BH when0011=led=1001111。4FH when0100=led=1100110。66H when0101=led=1101101。6DH when0110=led=1111101。7DH when0111=led=0100111。27H when1000=led=1111111。7FH when1001=led=1101111。6FH when others=led=0000000。00H end case。 end process。end a。七、實(shí)驗(yàn)連線A) 輸入接口1. 秒表的歸零,啟動(dòng)信號(hào)RESET、START的管腳分別連接按鍵開(kāi)關(guān)。2. 蜂鳴器鳴響信號(hào)SPEAKER接蜂鳴器的輸入。3. 。B) 輸出接口 秒表掃描顯示的驅(qū)動(dòng)信號(hào)管腳SEL2,SEL1,SEL0和A~G參照設(shè)計(jì)一中的連法。八、實(shí)驗(yàn)總結(jié)開(kāi)始做設(shè)計(jì)時(shí)總是會(huì)犯一些錯(cuò)誤,只有經(jīng)過(guò)不停的改錯(cuò)不停的編譯得到正確的程序說(shuō)明了作為軟件編程人員是不能粗心大意的,一個(gè)程序的質(zhì)量的高低與你細(xì)心與否有著一定的聯(lián)系。在編程時(shí),我充分使用了結(jié)構(gòu)化的思想,這樣程序檢查起來(lái)也比較方便,調(diào)試時(shí)也給了我很大方便,只要一個(gè)模塊一個(gè)模塊的進(jìn)行調(diào)就可以了,充分體現(xiàn)了結(jié)構(gòu)化編程的優(yōu)勢(shì)。在設(shè)計(jì)中要求我要有耐心和毅力,還要細(xì)心,稍有不慎,一個(gè)小小的錯(cuò)誤就會(huì)導(dǎo)致結(jié)果的不正確,而對(duì)錯(cuò)誤的檢查要求我要有足夠的耐心,通過(guò)這次設(shè)計(jì)和設(shè)計(jì)中遇到的問(wèn)題,也積累了一定的經(jīng)驗(yàn),對(duì)以后從事集成電路設(shè)計(jì)工作會(huì)有一定的幫助。在應(yīng)用VHDL的過(guò)程中讓我真正領(lǐng)會(huì)到了其并行運(yùn)行與其他軟件順序執(zhí)行的差別及其在電路設(shè)計(jì)上的優(yōu)越性。用VHDL硬件描述語(yǔ)言的形式來(lái)進(jìn)行數(shù)字系統(tǒng)的設(shè)計(jì)方便靈活,利用EDA軟件進(jìn)行編譯優(yōu)化仿真極大地減少了電路設(shè)計(jì)時(shí)間和可能發(fā)生的錯(cuò)誤,降低了開(kāi)發(fā)成本,這種設(shè)計(jì)方法在數(shù)字系統(tǒng)設(shè)計(jì)中發(fā)揮越來(lái)越重要的作