印刷電路板的抗干擾設(shè)計(jì)原則-資料下載頁(yè)
2025-06-29 22:18本頁(yè)面
【正文】 分開。接地線應(yīng)盡量加粗，致少能通過(guò)3倍于印制板上的允許電流，一般應(yīng)達(dá)2~3mm。接地線應(yīng)盡量構(gòu)成死循環(huán)回路，這樣可以減少地線電位差。三 去耦電容配置：印制板電源輸入端跨接10~100μF的電解電容，若能大于100μF則更好。~。如空間不允許，可為每4~10個(gè)芯片配置一個(gè)1~10μF的鉭電容。對(duì)抗噪能力弱，關(guān)斷電流變化大的器件，以及ROM、RAM，應(yīng)在Vcc和GND間接去耦電容。在單片機(jī)復(fù)位端“RESET”。去耦電容的引線不能太長(zhǎng)，尤其是高頻旁路電容不能帶引線。四 器件配置：時(shí)鐘發(fā)生器、晶振和CPU的時(shí)鐘輸入端應(yīng)盡量靠近且遠(yuǎn)離其它低頻器件。小電流電路和大電流電路盡量遠(yuǎn)離邏輯電路。印制板在機(jī)箱中的位置和方向，應(yīng)保證發(fā)熱量大的器件處在上方。五 功率線、交流線和信號(hào)線分開走線功率線、交流線盡量布置在和信號(hào)線不同的板上，否則應(yīng)和信號(hào)線分開走線。六 其它原則：總線加10K左右的上拉電阻，有利于抗干擾。布線時(shí)各條地址線盡量一樣長(zhǎng)短，且盡量短。PCB板兩面的線盡量垂直布置，防相互干擾。去耦電容的大小一般取C=1/F，F(xiàn)為數(shù)據(jù)傳送頻率。不用的管腳通過(guò)上拉電阻（10K左右）接Vcc，或與使用的管腳并接。發(fā)熱的元器件（如大功率電阻等）應(yīng)避開易受溫度影響的器件（如電解電容等）。采用全譯碼比線譯碼具有較強(qiáng)的抗干擾性。 為扼制大功率器件對(duì)微控制器部分?jǐn)?shù)字元元電路的干擾及數(shù)字電路對(duì)模擬電路的干擾，數(shù)字地`模擬地在接向公共接地點(diǎn)時(shí)，要用高頻扼流環(huán)。這是一種圓柱形鐵氧體磁性材料，軸向上有幾個(gè)孔，用較粗的銅線從孔中穿過(guò)，繞上一兩圈,這種器件對(duì)低頻信號(hào)可以看成阻抗為零,對(duì)高頻信號(hào)干擾可以看成一個(gè)電感..(由于電感的直流電阻較大,不能用電感作為高頻扼流圈).當(dāng)印刷電路板以外的信號(hào)線相連時(shí)，通常采用屏蔽電纜。對(duì)于高頻信號(hào)和數(shù)字信號(hào)，屏蔽電纜的兩端都接地，低頻模擬信號(hào)用的屏蔽電纜，一端接地為好。對(duì)噪聲和干擾非常敏感的電路或高頻噪聲特別嚴(yán)重的電路，應(yīng)該用金屬罩屏蔽起來(lái)。鐵磁屏蔽對(duì)500KHz的高頻噪聲效果并不明顯，薄銅皮屏蔽效果要好些。使用鏍絲釘固定屏蔽罩時(shí)，要注意不同材料接觸時(shí)引起的電位差造成的腐蝕七 用好去耦電容集成電路電源和地之間的去耦電容有兩個(gè)作用：一方面是本集成電路的蓄能電容，另一方面旁路掉該器件的高頻噪聲。這個(gè)電容的分布電感的典型值是5μH。，它的并行共振頻率大約在7MHz左右，也就是說(shuō)，對(duì)于10MHz以下的噪聲有較好的去耦效果，對(duì)40MHz以上的噪聲幾乎不起作用。1μF、10μF的電容，并行共振頻率在20MHz以上，去除高頻噪聲的效果要好一些。每10片左右集成電路要加一片充放電電容，或1個(gè)蓄能電容，可選10μF左右。最好不用電解電容，電解電容是兩層薄膜卷起來(lái)的，這種卷起來(lái)的結(jié)構(gòu)在高頻時(shí)表現(xiàn)為電感。要使用鉭電容或聚碳酸酯電容。去耦電容的選用并不嚴(yán)格，可按C=1/F，,。在焊接時(shí)去耦電容的引腳要盡量短，長(zhǎng)的引腳會(huì)使去耦電容本身發(fā)生自共振。八 降低噪聲和電磁干擾的經(jīng)驗(yàn)8 / 8
高考資料相關(guān)推薦
鄂ICP備17016276號(hào)-1