印刷電路板的抗干擾設(shè)計(jì)原則-文庫(kù)吧
2025-06-14 22:18 本頁(yè)面
【正文】 電解電容是兩層薄膜卷起來(lái)的，這種卷起來(lái)的結(jié)構(gòu)在高頻時(shí)表現(xiàn)為電感。要使用鉭電容或聚碳酸酯電容。去耦電容的選用并不嚴(yán)格，可按C=1/F，,。在焊接時(shí)去耦電容的引腳要盡量短，長(zhǎng)的引腳會(huì)使去耦電容本身發(fā)生自共振。八 降低噪聲和電磁干擾的經(jīng)驗(yàn)印刷電路板的抗干擾設(shè)計(jì)原則1. 可用串個(gè)電阻的辦法，降低控制電路上下沿跳變速率。2. 盡量讓時(shí)鐘信號(hào)電路周圍的電勢(shì)趨近于0，用地線將時(shí)鐘區(qū)圈起來(lái)，時(shí)鐘線要盡量短。3. I/O驅(qū)動(dòng)電路盡量靠近印制板邊。4. 閑置不用的門電路輸出端不要懸空，閑置不用的運(yùn)放正輸入端要接地，負(fù)輸入端接輸出端。5. 盡量用45176。折線而不用90176。折線, 布線以減小高頻信號(hào)對(duì)外的發(fā)射與耦合。6. 時(shí)鐘線垂直于I/O線比平行于I/O線干擾小。6. 元件的引腳要盡量短。8. 石英晶振下面和對(duì)噪聲特別敏感的元件下面不要走線。9. 弱信號(hào)電路、低頻電路周圍地線不要形成電流環(huán)路。10. 需要時(shí)，線路中加鐵氧體高頻扼流圈，分離信號(hào)、噪聲、電源、地。；一個(gè)集成電路本身的封裝材料引起2pF~10pF的分布電容；一個(gè)線路板上的接插件，有520μH的分布電感；一個(gè)雙列直插的24引腳集成電路插座，引入4μH~18μH的分布電感。印刷電路板的抗干擾設(shè)計(jì)原則1. 可用串個(gè)電阻的辦法，降低控制電路上下沿跳變速率。2. 盡量讓時(shí)鐘信號(hào)電路周圍的電勢(shì)趨近于0，用地線將時(shí)鐘區(qū)圈起來(lái)，時(shí)鐘線要盡量短。3. I/O驅(qū)動(dòng)電路盡量靠近印制板邊。4. 閑置不用的門電路輸出端不要懸空，閑置不用的運(yùn)放正輸入端要接地，負(fù)輸入端接輸出端。5. 盡量用45176。折線而不用90176。折線, 布線以減小高頻信號(hào)對(duì)外的發(fā)射與耦合。6. 時(shí)鐘線垂直于I/O線比平行于I/O線干擾小。6. 元件的引腳要盡量短。8. 石英晶振下面和對(duì)噪聲特別敏感的元件下面不要走線。9. 弱信號(hào)電路、低頻電路周圍地線不要形成電流環(huán)路。10. 需要時(shí)，線路中加鐵氧體高頻扼流圈，分離信號(hào)、噪聲、電源、地。；一個(gè)集成電路本身的封裝材料引起2pF~10pF的分布電容；一個(gè)線路板上的接插件，有520μH的分布電感；一個(gè)雙列直插的24引腳集成電路插座，引入4μH~18μH的分布電感。數(shù)字電路、單片機(jī)的抗干擾設(shè)計(jì) 在電子系統(tǒng)設(shè)計(jì)中，為了少走彎路和節(jié)省時(shí)間，應(yīng)充分考慮并滿足抗干擾性 的要求，避免在設(shè)計(jì)完成后再去進(jìn)行抗干擾的補(bǔ)救措施。形成干擾的基本要素有三個(gè)： ?。?）干擾源，指產(chǎn)生干擾的元件、設(shè)備或信號(hào)，用數(shù)學(xué)語(yǔ)言描述如下：du/dt， di/dt大的地方就是干擾源。如：雷電、繼電器、可控硅、電機(jī)、高頻時(shí)鐘等都可 能成為干擾源?！ 。?）傳播路徑，指干擾從干擾源傳播到敏感器件的通路或媒介。典型的干擾傳 播路徑是通過導(dǎo)線的傳導(dǎo)和空間的輻射。 ?。?）敏感器件，指容易被干擾的對(duì)象。如：A/D、D/A變換器，單片機(jī)，數(shù)字IC， 弱信號(hào)放大器等?！ 】垢蓴_設(shè)計(jì)的基本原則是：抑制干擾源，切斷干擾傳播路徑，提高敏感器件的 抗干擾性能?！ 。愃朴趥魅静〉念A(yù)防）
高考資料相關(guān)推薦
鄂ICP備17016276號(hào)-1