【正文】 用來區(qū)別以前的封裝。就目前來看，人們對芯片級封裝還沒有一個統(tǒng)一的定義，有的公司將封裝本體面積與芯片面積之比小于2的定為CSP。目前開發(fā)應(yīng)用最為廣泛的是FBGA和QFN等，主要用于內(nèi)存和邏輯器件。就目前來看，CSP的引腳數(shù)還不可能太多，從幾十到一百多。這種高密度、小巧、扁薄的封裝非常適用于設(shè)計小巧的掌上型消費類電子裝置。 CSP封裝具有以下特點：解決了IC裸芯片不能進(jìn)行交流參數(shù)測試和老化篩選的問題；封裝面積縮小到BGA的1/4至1/10；延遲時間縮到極短；CSP封裝的內(nèi)存顆粒不僅可以通過PCB板散熱，還可以從背面散熱，且散熱效率良好。就封裝形式而言，它屬于已有封裝形式的派生品，因此可直接按照現(xiàn)有封裝形式分為四類：框架封裝形式、硬質(zhì)基板封裝形式、軟質(zhì)基板封裝形式、園芯片級封裝和微小模塑型。 20世紀(jì)80年代初發(fā)源于美國，為解決單一芯片封裝集成度低和功能不夠完善的問題，把多個高集成度、高性能、高可靠性的芯片，在高密度多層互聯(lián)基板上組成多種多樣的電子模塊系統(tǒng)，從而出現(xiàn)多芯片模塊系統(tǒng)。它是把多塊裸露的IC芯片安裝在一塊多層高密度互連襯底上，并組裝在同一個封裝中。它和CSP封裝一樣屬于已有封裝形式的派生品。 多芯片模塊具有以下特點：封裝密度更高，電性能更好，與等效的單芯片封裝相比體積更小。如果采用傳統(tǒng)的單個芯片封裝的形式分別焊接在印刷電路板上，則芯片之間布線引起的信號傳輸延遲就顯得非常嚴(yán)重，尤其是在高頻電路中，而此封裝最大的優(yōu)點就是縮短芯片之間的布線長度，從而達(dá)到縮短延遲時間、易于實現(xiàn)模塊高速化的目的。 WLCSP封裝 此封裝不同于傳統(tǒng)的先切割晶圓，再組裝測試的做法，而是先在整片晶圓上進(jìn)行封裝和測試，然后再切割。它有著更明顯的優(yōu)勢：首先是工藝大大優(yōu)化，晶圓直接進(jìn)入封裝工序，而傳統(tǒng)工藝在封裝之前還要對晶圓進(jìn)行切割、分類；所有集成電路一次封裝，刻印工作直接在晶圓上進(jìn)行，設(shè)備測試一次完成，有別于傳統(tǒng)組裝工藝；生產(chǎn)周期和成本大幅下降，芯片所需引腳數(shù)減少，提高了集成度；引腳產(chǎn)生的電磁干擾幾乎被消除，采用此封裝的內(nèi)存可以支持到800MHz的頻率，最大容量可達(dá)封裝 。5．2先進(jìn)的封裝技術(shù)簡介 最常見的裸芯片疊層3D封裝先將生長凸點的合格芯片倒扣并焊接在薄膜基板上，這種薄膜基板的材質(zhì)為陶瓷或環(huán)氧玻璃，其上有導(dǎo)體布線，內(nèi)部也有互連焊點，兩側(cè)還有外部互連焊點，然后再將多個薄膜基板進(jìn)行疊裝互連。它的典型結(jié)構(gòu)如圖51所示 ： 圖 51封裝結(jié)構(gòu)簡圖 裸芯片疊層的工藝過程為：第一步，在芯片上生長凸點并進(jìn)行倒扣焊接。如果采用金凸點，則由金絲成球的方式形成凸點，在250～400 ℃下，加壓力使芯片與基板互連；若用鉛錫凸點，則采用 Pb95Sn5（重量比）的凸點，這樣的凸點具有較高的熔點，而不致在下道工藝過程中熔化。具體方法，先在低于凸點熔點的溫度（180～250 ℃）下進(jìn)行芯片和基板焊接，在這一溫度下它們靠金屬擴散來焊接；然后加熱到250～400 ℃，在這一溫度下焊料球熔化，焊接完畢。第一步的溫度是經(jīng)過成品率試驗得到的，當(dāng)?shù)陀?50 ℃時斷路現(xiàn)象增加；而當(dāng)高于300 ℃時，則相鄰焊點的短路現(xiàn)象增多。第二步， mm的縫隙內(nèi)填入環(huán)氧樹脂膠，即進(jìn)行下填料。第三步，將生長有凸點的基板疊裝在一起，該基板上的凸點是焊料凸點，其成分為Pb/Sn或Sn/Ag，熔點定在200～240 ℃。這最后一步是將基板疊裝后，再在230～250 ℃的溫度下進(jìn)行焊接。 MCM疊層的工藝流程 MCM疊層的工藝流程與裸芯片疊層的工藝流程基本一致。除上述邊緣導(dǎo)體焊接采用互連方式外，疊層3D封裝還有多種互連方式，例如引線鍵合疊層芯片就是一種采用引線鍵合技術(shù)實現(xiàn)疊層互連的，該方法的適用范圍比較廣。此外，疊層互連工藝還有疊層載帶、折疊柔性電路等方式。疊層載帶是用載帶自動鍵合（TAB）實現(xiàn)IC互連，可進(jìn)而分為印刷電路板（PCB）疊層TAB和引線框架TAB。折疊柔性電路方式是先將裸芯片安裝在柔性材料上，然后將其折疊，從而形成三維疊層的封裝形式。 3D封裝擁有無可比擬的組裝密度，組裝效率高達(dá)200%以上，從而使單個封裝體可以實現(xiàn)更多的功能，并使外圍設(shè)備PCB的面積進(jìn)一步縮小。體積內(nèi)效率得到提高，且芯片間導(dǎo)線長度顯著縮短，信號傳輸速度得以提高，減少了信號時延與線路干擾，進(jìn)一步提高了電氣性能。另外，3D封裝體內(nèi)部單位面積的互連點數(shù)大大增加，集成度更高，外部連接點數(shù)也更少，從而提高了IC芯片的工作穩(wěn)定性。 疊層式3D封裝可以通過兩種方式來實現(xiàn)，這兩種方式各有其優(yōu)缺點。一種 是裸片堆疊，采用該方式可以保持封裝體面積的大小，在高度上進(jìn)行延拓，而高度（厚度）的增加很小。其優(yōu)點顯而易見，封裝體積小，但其結(jié)構(gòu)決定了該封裝方式的致命弱點，當(dāng)堆疊中一層電路出現(xiàn)故障時，整個芯片都將出現(xiàn)故障。另一種方式是封裝堆疊，目前這種封裝已有多種形式，它能堆疊不同廠商的數(shù)/?；旌螴C的裸片，甚至可以在封裝工藝實施前進(jìn)行檢測和預(yù)燒。其組裝過程類似于裸片堆疊，在PCB裝配過程中需要設(shè)計另外的表面貼裝堆疊工藝。 半導(dǎo)體產(chǎn)業(yè)面臨的形勢及發(fā)展半導(dǎo)體技術(shù)發(fā)展到今天，它的一次次革命性創(chuàng)新，已經(jīng)帶給人們太多意外和驚喜。網(wǎng)絡(luò)的出現(xiàn)和迅速普及，將半導(dǎo)體技術(shù)帶到更多的應(yīng)用領(lǐng)域里來。每種設(shè)備之間都會互聯(lián)互通。獨立的個體聯(lián)網(wǎng)后特性得到無限擴張。設(shè)備的互聯(lián)能力已經(jīng)成為未來設(shè)備必備的特性之一。此外，半導(dǎo)體技術(shù)在整機產(chǎn)品中的比重不斷增加，整個系統(tǒng)的技術(shù)價值逐漸轉(zhuǎn)移到電子元器件和軟件上來。系統(tǒng)對芯片的SoC嵌入式系統(tǒng)設(shè)計和軟件的難度要求越來越高。對于半導(dǎo)體廠商來說，他們面臨著生產(chǎn)工藝、生產(chǎn)能力和設(shè)計能力的三方面挑戰(zhàn)。然而隨著半導(dǎo)體封裝技術(shù)的發(fā)展和產(chǎn)品技術(shù)的升級換代，對半導(dǎo)體封裝材料的要求將越來越高。隨著企業(yè)的專業(yè)化、規(guī)?；陌l(fā)展，今后半導(dǎo)體封裝材料的生產(chǎn)必將向環(huán)?；?、高技術(shù)、規(guī)?；?、低成本方向發(fā)展。對于半導(dǎo)體封裝材料的生產(chǎn)企業(yè)來說，封裝業(yè)是我國近幾年快速發(fā)展的產(chǎn)業(yè)，隨著海峽兩岸關(guān)系的改善，封裝業(yè)有快速向大陸轉(zhuǎn)移的跡象，這對材料企業(yè)是一個機遇。只有進(jìn)一步提高技術(shù)工藝，降低產(chǎn)品成本，才能更好地為封裝業(yè)服務(wù)。在市場競爭中立于不敗之地。且半導(dǎo)體產(chǎn)業(yè)發(fā)展因資金投資密集，在硅周期低潮時，除市場引導(dǎo)型企業(yè)外，IDM企業(yè)很難逃脫虧損的厄運，故產(chǎn)業(yè)鏈逐步細(xì)化而形成了設(shè)計、芯片制造、封裝測試三大塊，但隨著三大塊技術(shù)的日益發(fā)展以及三大塊之間技術(shù)滲透與高密度封裝的需求，已很難把傳統(tǒng)意義的三大塊完全區(qū)分，界限已趨模糊。以晶圓級封裝(WLCSP)工藝為例，它將半導(dǎo)體制造技術(shù)與高密度封裝技術(shù)有機結(jié)合在一起，由此可以獲得真正與芯片尺寸大小一致的CSP封裝，降低了單位芯片的生產(chǎn)本。世界半導(dǎo)體產(chǎn)業(yè)發(fā)展的歷史告訴我們：要做大做強我國的半導(dǎo)體產(chǎn)業(yè)，必須要堅持不斷地創(chuàng)新，有自主的知識產(chǎn)權(quán)，自己的核心技術(shù)。為了使我國集成電路產(chǎn)業(yè)更加健康、有序、快速發(fā)展，有關(guān)部、委正在研究、制定產(chǎn)業(yè)發(fā)展條例，把集成電路產(chǎn)業(yè)發(fā)展納入法制的軌道。根據(jù)我國半導(dǎo)體產(chǎn)業(yè)的實際和發(fā)展?fàn)顩r，建議不宜籠統(tǒng)提集成電路產(chǎn)業(yè)，而應(yīng)提半導(dǎo)體產(chǎn)業(yè)更為確切，發(fā)達(dá)國家都把半導(dǎo)體作為一個產(chǎn)業(yè)鏈來對待，并對整個半導(dǎo)體產(chǎn)業(yè)給以優(yōu)惠政策，促進(jìn)其快速成長和發(fā)展。我國本身也已意識到半導(dǎo)體產(chǎn)業(yè)的前景，因此也付出了很多人力和財力來發(fā)展半導(dǎo)體的設(shè)計、制造和封裝等產(chǎn)業(yè)。因此在制定產(chǎn)業(yè)發(fā)展條例時，應(yīng)考慮以中國半導(dǎo)體產(chǎn)業(yè)為出發(fā)點，同時兼顧到與半導(dǎo)體產(chǎn)業(yè)有密切關(guān)系的半導(dǎo)體材料、半導(dǎo)體專用設(shè)備和測試儀器，促使他們的發(fā)展。今年以來，硅材料的緊缺(主要原因是多晶硅的緊缺)，半導(dǎo)體封裝業(yè)尤其是短小輕薄型器件產(chǎn)能的短缺，使半導(dǎo)體產(chǎn)業(yè)的發(fā)展受到影響，這個例子充分說明了制定整個半導(dǎo)體產(chǎn)業(yè)鏈的發(fā)展條例的必要性、迫切性，早日形成統(tǒng)一的產(chǎn)業(yè)政策，才能使中國半導(dǎo)體產(chǎn)得到持續(xù)、健康的發(fā)展。第6 章 結(jié)束語作為半導(dǎo)體產(chǎn)業(yè)不可或缺的封裝技術(shù)，它的不斷進(jìn)步發(fā)展也時刻影響著整個半導(dǎo)體產(chǎn)業(yè)的發(fā)展，因此它有著廣闊的發(fā)展前景，國家也付出了很多人力、財力、物力發(fā)展半導(dǎo)體封裝業(yè)。而半導(dǎo)體產(chǎn)業(yè)發(fā)展史告訴我們，要做大做強我國的半導(dǎo)體產(chǎn)業(yè)，必須要堅持不斷地創(chuàng)新，有自主的知識產(chǎn)權(quán)，自己的核心技術(shù)。因此我國也在制定半導(dǎo)體產(chǎn)業(yè)鏈的相關(guān)條例，以求早日形成統(tǒng)一的產(chǎn)業(yè)政策，相信未來的中國也會是一個半導(dǎo)體產(chǎn)業(yè)發(fā)展大國。在做論文的過程中我對封裝技術(shù)有了深刻的理解，具體的封裝工藝流程是認(rèn)識封裝技術(shù)的基礎(chǔ)前提，唯有此才可以對封裝進(jìn)行設(shè)計、制造和優(yōu)化。對半導(dǎo)體封裝技術(shù)進(jìn)行信息搜集時，我更明白了半導(dǎo)體產(chǎn)業(yè)發(fā)展的迅速，盡管論文中有介紹封裝的材料，結(jié)構(gòu)及設(shè)備，但為了更好的發(fā)展下去，它們時刻都在被改進(jìn)、創(chuàng)新。還有需要被關(guān)注的一方面就是質(zhì)量要求與缺陷問題，它既影響產(chǎn)品的使用壽命，也影響產(chǎn)品的可靠性。但論文涉及的主要是第一層次芯片封裝技術(shù)，對第二、三、四層次的封裝技術(shù)涉及較少。答謝辭在畢業(yè)設(shè)計初稿出來的時候，我感到莫大的幸福和欣慰。我相信其中的酸甜苦辣最終都會化為甜美的甘泉。本論文是在張志娟老師的悉心指導(dǎo)下完成的。感謝張老師給我提供了良好的學(xué)習(xí)環(huán)境，并且抽出時間給予我學(xué)術(shù)上的幫助。張老師對學(xué)生認(rèn)真負(fù)責(zé)的態(tài)度、嚴(yán)謹(jǐn)?shù)目茖W(xué)研究方法、敏銳的學(xué)術(shù)洞察力、勤勉的工作作風(fēng)以及勇于創(chuàng)新、勇于開拓的精神是我永遠(yuǎn)學(xué)習(xí)的榜樣。在此，謹(jǐn)向張老師致以深深的敬意和由衷的感謝。同時感謝所有的認(rèn)課老師，在學(xué)習(xí)中給予我的幫助。在這里，我也要感謝我的父母，他們在生活上給予我很大的物質(zhì)支持和精神鼓勵，是他們給予我努力學(xué)習(xí)的動力。還要感謝所有關(guān)心我、支持我和幫助過我的同學(xué)和朋友。 參考文獻(xiàn)[1]李可為．集成電路芯片封裝技術(shù)[M]．北京：電子工業(yè)出版社，2007．1968 ． [2]周良知．微電子器件封裝—封裝材料與封裝技[M]．北京：化學(xué)工業(yè)出版社，2006．5764． [3]邱碧秀．微系統(tǒng)封裝原理與技術(shù)[M]．北京：電子工業(yè)出版社，2006．113124． [4]姜巖峰，張常年譯．電子制造技術(shù)[M]．北京：化學(xué)工業(yè)出版社，2005．102108． [5]梅萬余．半導(dǎo)體封裝形式介紹[J]．電子工業(yè)專用設(shè)備，2005．1215．[6]鮮 飛．芯片封裝技術(shù)的發(fā)展歷程[J]．印制電路信息，2009．6569．[7]陳力?。㈦娮硬牧吓c制程[M]．上海：復(fù)旦大學(xué)出版社，2005．10 18． [8]Fundamentals of Microsystems Packing．Ro Tummala R．The McGrawHill Companies,Inc,2001．4958． 畢業(yè)設(shè)計（論文）成績評定表一、指導(dǎo)教師評分表（總分為70分）序 號考 核 項 目滿 分評 分1工作態(tài)度與紀(jì)律102調(diào)研論證103外文翻譯54設(shè)計（論文）報告文字質(zhì)量105技術(shù)水平與實際能力156基礎(chǔ)理論、專業(yè)知識與成果價值157思想與方法創(chuàng)新5合計70指導(dǎo)教師綜合評語： 指導(dǎo)教師簽名： 年 月 日 二、答辯小組評分表（總分為30分）序 號考 核 項 目滿 分評 分1技術(shù)水平與實際能力52基礎(chǔ)理論、專業(yè)知識與成果價值53設(shè)計思想與實驗方法創(chuàng)新54設(shè)計（論文）報告內(nèi)容的講述55回答問題的正確性10合計30答辯小組評價意見（建議等第）： 答辯小組組長教師簽名： 年 月 日三、系答辯委員會審定表1． 審定意見2．審定成績（等第）_____ ___ 系主