【正文】 6（c）ASK調(diào)制解調(diào)仿真圖圖56（d）ASK調(diào)制解調(diào)仿真圖圖56（c）是傳輸一個(gè)1011碼，但是最后解調(diào)出來是0001碼。出現(xiàn)這個(gè)結(jié)果的原因就是上述所說的m和q的記數(shù)不同步。圖56（d）是圖56（c）的部分放大圖，由圖56（d）可以看出m在295ns時(shí)開始對(duì)xx信號(hào)記數(shù)。在360ns時(shí)，m應(yīng)該記xx信號(hào)的第四個(gè)高電平，即m應(yīng)為4。但是由于信號(hào)q在此時(shí)已經(jīng)記完了11個(gè)數(shù)并清零了，就使得m信號(hào)還沒有記完6個(gè)載波周期就也被清零了。這樣本來x信號(hào)是傳輸1碼，被解調(diào)出來就是0碼了。而后面一個(gè)碼由于q重新記數(shù)所以m和q同步?jīng)]有解調(diào)錯(cuò)誤。所以在解調(diào)時(shí)要特別注意m信號(hào)和q信號(hào)的同步開始問題。將m序列發(fā)生器ps，ASK調(diào)制模塊PLASK和解調(diào)模塊PLASK2連接起來，同時(shí)每個(gè)模塊接一個(gè)輸出以便觀察并驗(yàn)證結(jié)果。這里需要注意的是三個(gè)模塊不能接同一個(gè)系統(tǒng)時(shí)鐘，否則在調(diào)試的時(shí)候是很困難的。如圖57。圖57 調(diào)制解調(diào)綜合模塊圖全編譯后仿真如圖58（a）。圖58（a）ASK調(diào)制解調(diào)綜合仿真圖 clk和clk1繼續(xù)遵循clk1的頻率是clk的兩倍的原則。而這里m序列發(fā)生器的系統(tǒng)時(shí)鐘clk2要盡量大一點(diǎn)。，clk1的周期為3ns，clk2的周期為36ns。載波信號(hào)經(jīng)過調(diào)制模塊對(duì)clk信號(hào)的4分頻后周期為6 ns，等于clk1信號(hào)經(jīng)過解調(diào)模塊2分頻后的周期6 ns。又因?yàn)橐?guī)定的碼元寬度為載波信號(hào)的6個(gè)周期，即36 ns，和m序列發(fā)生器的系統(tǒng)時(shí)鐘信號(hào)clk2的周期相等，再加上m序列發(fā)生器的一個(gè)系統(tǒng)時(shí)鐘就產(chǎn)生一個(gè)碼元。那么可知調(diào)制信號(hào)的碼元寬度是載波的6個(gè)周期，符合一開始的要求。所以如圖58（a），m序列產(chǎn)生的是1001111001碼，輸出信號(hào)y也是1001111001碼，結(jié)果正確。仿真放大圖如圖58（b）。圖58（b）ASK調(diào)制解調(diào)綜合仿真圖這里也可以讓start信號(hào)在m序列到來的前一個(gè)系統(tǒng)時(shí)鐘置高電平，這樣可以更好的預(yù)防m(xù)信號(hào)和q不同步的問題，如圖58（c）。圖58（c）ASK調(diào)制解調(diào)綜合仿真圖 本章小結(jié) 本章介紹的是在設(shè)計(jì)中相當(dāng)重要的一部分——調(diào)制和解調(diào)功能的整體實(shí)現(xiàn)。在第3章和第4章的方案設(shè)計(jì)基礎(chǔ)上，設(shè)計(jì)了偽隨機(jī)序列作為基帶信號(hào)，同時(shí)將調(diào)制和解調(diào)模塊進(jìn)行改進(jìn)并綜合。完成ASK傳輸系統(tǒng)從發(fā)送信號(hào)到輸出信號(hào)的全過程。通過結(jié)果驗(yàn)證了仿真分析的正確性，誤碼率低。結(jié) 論 數(shù)字基帶信號(hào)是編碼后產(chǎn)生的二進(jìn)制隨機(jī)矩形信號(hào)，且往往具有支流和豐富的低頻分量，所以分析他的頻譜應(yīng)該采用功率頻譜，這一點(diǎn)是和模擬調(diào)制與解調(diào)時(shí)不一樣的。數(shù)字調(diào)制系統(tǒng)的優(yōu)點(diǎn)是在于抗干擾和噪聲的能力強(qiáng)，可以同時(shí)傳輸各種不同速率或帶寬的信號(hào)（如聲音、圖像和數(shù)據(jù)信號(hào)等等），并且易于采用加密的方式傳送信息。但是由于數(shù)字基帶信號(hào)的頻譜較寬，因此如何充分有效地利用有限的頻帶是數(shù)字調(diào)制中重要的研究課題，這也是許多中調(diào)制方式產(chǎn)生的原因，包括這里設(shè)計(jì)的ASK調(diào)制。在ASK數(shù)字傳輸系統(tǒng)中，F(xiàn)PGA的作用相當(dāng)重要，尤其是在對(duì)基帶信號(hào)的處理和整個(gè)系統(tǒng)的控制中FPGA不但能大大縮減電路的體積，提高電路的穩(wěn)定性，而且先進(jìn)的開發(fā)工具使整個(gè)ASK傳輸系統(tǒng)的設(shè)計(jì)調(diào)試周期大大縮短。由于FPGA器件實(shí)現(xiàn)的各功能塊可以同時(shí)工作，從而實(shí)現(xiàn)指令級(jí)、比特級(jí)、流水線級(jí)甚至是任務(wù)級(jí)的并行執(zhí)行，從而大大地加快了處理速度。FPGA的時(shí)鐘延遲可以達(dá)到納秒級(jí)，對(duì)這個(gè)要求誤碼率低的調(diào)制解調(diào)系統(tǒng)十分有利。由于現(xiàn)有的FPGA的開發(fā)系統(tǒng)幾乎都是為ASIC的原型驗(yàn)證而設(shè)計(jì)的，導(dǎo)致在節(jié)省ASK系統(tǒng)設(shè)計(jì)時(shí)間上效率非常高。VHDL語言也大大降低了整個(gè)方案實(shí)現(xiàn)的難度，但在最大限度地發(fā)揮器件性能方面VHDL的設(shè)計(jì)方法還有一定的局限性，還不能提供FPGA布局布線的優(yōu)化和約束。設(shè)計(jì)說明ASK數(shù)字傳輸系統(tǒng)中，調(diào)制解調(diào)簡(jiǎn)單，但頻譜特性不好，比較寬，帶寬利用低率低。加大碼元寬度，可增加碼元能量，有利于提高通信系統(tǒng)的可靠性。在二進(jìn)制數(shù)字系統(tǒng)，隨著傳輸碼率的提高，所需信道帶寬增加，采用多進(jìn)制可降低碼元速率和減小信道帶寬。 致 謝感謝我的導(dǎo)師胥磊，他那嚴(yán)謹(jǐn)細(xì)致、一絲不茍的作風(fēng)一直是我工作、學(xué)習(xí)中的榜樣；他循循善誘的教導(dǎo)和不拘一格的思路給予我無盡的啟迪。在我這片論文的每個(gè)實(shí)驗(yàn)細(xì)節(jié)和每個(gè)數(shù)據(jù)，都離不開你的細(xì)心指導(dǎo)。而你開朗的個(gè)性和寬容的態(tài)度，幫助我能夠很快的融入我們這個(gè)新的實(shí)驗(yàn)室感謝我的室友們，從遙遠(yuǎn)的家來到這個(gè)陌生的城市里，是你們和我共同維系著彼此之間兄弟般的感情，維系著寢室那份家的融洽。在論文即將完成之際，我的心情無法平靜，從開始進(jìn)入課題到論文的順利完成，有多少可敬的師長(zhǎng)、同學(xué)、朋友給了我無言的幫助，在這里請(qǐng)接受我誠摯的謝意！參考文獻(xiàn)[1] 段吉海， /FPGA 的數(shù)字通信系統(tǒng)建模與設(shè)計(jì)[M]. 北京：電子工業(yè)出版社， 2004. [2] 系統(tǒng)設(shè)計(jì)與實(shí)踐[M]. 北京：電子工業(yè)出版社，2005.[3] 潘松、[M].科學(xué)出版社，2002.[4] [M].中國電力出版社，2005.[5] 曹志剛，[M]. 北京：清華大學(xué)出版社，2001.[6] [M]. 北京：北京理工大學(xué)出版社，2005.[7] 蔣璇，[M]. 北京：電子工業(yè)出版社，2001.[8] 劉偉、[M].電視技術(shù)，2001年第1期.[9] 潘松，：清華大學(xué)出版社，2005.[11] [M].電信快報(bào)，1999年第7期.[12] 康華光，：模擬部分（第四版）.北京：高等教育出版社，1999.[13] 柏 .[J].信息工程學(xué)院學(xué)報(bào)，199903：61~64[14] for Error Concrol and Synchronization[M].Artech House,1988.[15] ,Communication System,3th edition,McGrawHill,1986.[16] ,Principles of Digital Communication,McGrawHill,1979.[17] ltera Corporation .Pin Information for the Cyclone EP1C3T144 Device[EB/OL]. ，2007.[18] Altera Digital ，2002.附錄： 源程序 m序列發(fā)生器源程序：library IEEE。use 。entity ps isport(clk,load:in std_logic。q: out std_logic)。end ps。architecture a1 of ps issignal c0,c1,c2,c3,c4,c5,c6,c7:std_logic。beginprocess(clk,load)beginif clk39。event and clk=39。139。 thenif(load=39。139。) thenc7=39。039。c6=39。039。c5=39。039。c4=39。039。c3=39。039。c2=39。039。c1=39。039。c0=39。139。q=c7。elsec1=c0。c2=c1。c3=c2。c4=c3。c5=c4。c6=c5。c7=c6。c0=c7 xor c4 xor c3 xor c2。q=c7。end if。end if。end process。end a1。ASK調(diào)制VHDL程序:library ieee。use 。use 。use 。entity PLASK isport(clk :in std_logic。 系統(tǒng)時(shí)鐘 start :in std_logic。 開始調(diào)制信號(hào) x :in std_logic。 基帶信號(hào) y :out std_logic)。 調(diào)制信號(hào)end PLASK。architecture behav of PLASK issignal q:integer range 0 to 3。 分頻計(jì)數(shù)器signal f :std_logic。 載波信號(hào)beginprocess(clk)beginif clk39。event and clk=39。139。 then if start=39。039。 then q=0。 elsif q=1 then f=39。139。q=q+1。 改變q后面數(shù)字的大小，就可以改變載波信號(hào)的占空比 elsif q=3 then f=39。039。q=0。 改變q后面數(shù)字的大小，就可以改變載波信號(hào)的頻率 else f=39。039。q=q+1。 end if。end if。end process。y=x and f。 對(duì)基帶碼進(jìn)行調(diào)制end behav。ASK解調(diào)VHDL程序library ieee。use 。use 。use 。entity PLASK2 isport(clk :in std_logic。 系統(tǒng)時(shí)鐘 start :in std_logic。 同步信號(hào) x :in std_logic。 調(diào)制信號(hào) y :out std_logic)。 基帶信號(hào)end PLASK2。architecture behav of PLASK2 issignal q:integer range 0 to 11。 計(jì)數(shù)器signal xx:std_logic。 寄存x信號(hào)signal m:integer range 0 to 5。 計(jì)xx的脈沖數(shù)beginprocess(clk) 對(duì)系統(tǒng)時(shí)鐘進(jìn)行q分頻，beginif clk39。event and clk=39。139。 then xx=x。 clk上升沿時(shí)，把x信號(hào)賦給中間信號(hào)xx if start=39。039。 then q=0。 if語句完成q的循環(huán)計(jì)數(shù) elsif q=11 then q=0。 else q=q+1。 end if。end if。end process。process(xx,q) 此進(jìn)程完成ASK解調(diào)begin if q=11 then m=0。 m計(jì)數(shù)器清零elsif q=10 then if m=3 then y=39。039。 if語句通過對(duì)m大小，來判決y輸出的電平 else y=39。139。 end if。elsif xx39。event and xx=39。139。then m=m+1。 計(jì)xx信號(hào)的脈沖個(gè)數(shù)end if。end process。end behav。