【導(dǎo)讀】集體已經(jīng)發(fā)表或撰寫過的作品成果。對本文的研究做出重要貢獻(xiàn)的個。人和集體均已在文中以明確方式標(biāo)明。本人完全意識到本聲明的法律。結(jié)果由本人承擔(dān)。間、根據(jù)環(huán)境明暗和交通狀況自動開關(guān)燈等功能。信號的采集、按鍵輸入、路燈指示和故障檢測以及聲光報警和顯示電路。和譯碼顯示模塊。制系統(tǒng)的當(dāng)前模式及故障路燈的編號，同時在路燈故障時發(fā)出報警信號。正常開關(guān)燈和運(yùn)行，保證當(dāng)照明控制箱或線路出現(xiàn)問題時，不會造成大面積滅燈，而使用FPGA來設(shè)計路燈控制系統(tǒng)，而且器件性價比極高。FPGA具有資源豐富、可靈活編程、運(yùn)算處理方便、功能。可減少數(shù)目相當(dāng)?shù)拈_支。研究了EDA技術(shù)原理以及其核心芯片F(xiàn)PGA的功能及其特點；進(jìn)行學(xué)習(xí)交流，并在硬件上驗證設(shè)計的效果，保障畢業(yè)設(shè)計的順利完成。

　　

【正文】 及故障檢測電路 、聲光報警電路和顯示電路部分 。 FPGA 控制電路根據(jù)不同的按鍵輸 入由光線的亮暗或者目標(biāo)物體的位置狀態(tài)或者不同的開關(guān)燈時間控制路燈的開關(guān) ，并將當(dāng)前的時間和模式顯示出來 。同時由路燈指示電路中路燈的故障輸出信號控制聲光報警電路利用聲音和燈光進(jìn)行報警提示【 2】 。 圖 24 模擬路燈控制系統(tǒng)整體設(shè)計框圖 9 3 設(shè)計方案 設(shè)計要求 基于 FPGA 的路燈控制系統(tǒng)是通過對路面上各種環(huán)境的自動檢測，來實現(xiàn)自動控制路燈的開關(guān)，以達(dá)到節(jié)電等目的的 （見圖 31）。 此系統(tǒng)要滿足下面的基本要求 : 圖 31 （ 1）支路控制器有時鐘功能， 能設(shè)定、顯示開關(guān)燈時間，并控制整條支路按時開燈和關(guān)燈 。 （ 2） 支路控制器應(yīng)能根據(jù)環(huán)境明暗變化 ， 自動開燈和關(guān)燈。 （ 3） 支路控制器應(yīng)能根據(jù)交通情況自動調(diào)節(jié)亮燈狀態(tài) :當(dāng)可移動物體 M(在物體前端標(biāo)出定位 點， 由定位點確定物體位置 ) 由左至右到 S點時 (見圖 32)，燈 1 亮 ； 當(dāng)物體 M 到達(dá) B點時， 燈 1 滅，燈 2 亮； 若物體 M由右至左移動時 ， 則亮燈次序與上相反 。 圖 32 （ 4） 支路控制器能分別獨立控制每只路燈的開燈和關(guān)燈時間 。 （ 5） 當(dāng)路燈出現(xiàn)故障時 （燈不亮） ， 支路控制器 應(yīng)發(fā)出聲 光報警信號，并顯 10 示故障路燈的地址編號。 設(shè)計思路 設(shè)計一個基于 FPGA 的路燈控制系統(tǒng)，實現(xiàn)支路控制器對單元控制器的有效控制。本系統(tǒng)采用 FPGA 為主控芯片， 采用光敏電阻分壓的方式感應(yīng)周圍環(huán)境明暗的變化 ， 支路控制系統(tǒng)采集分壓值經(jīng) 過 FPGA 芯片處理后控制路燈的變化 。 采用超聲波測距傳感器采集由于物體運(yùn)動所產(chǎn)生的信號 ， 再由 FPGA 芯片對信號進(jìn)行處理實現(xiàn)對路燈的合理控制 。 控制器的時鐘通過 VHDL 編寫的電子時鐘程序 ，在 FPGA 芯片中控制并用字符型液晶顯示，利用按鍵設(shè)定、修改時間 。 當(dāng)有路燈出現(xiàn)故障后 ， FPGA 會 根據(jù) 返回的電平值進(jìn)行相應(yīng)的處理，顯示對應(yīng)的地址編號，顯示故障路燈的編號，并觸發(fā)揚(yáng)聲器報警 。 設(shè)計方案 系統(tǒng)的工作原理 系統(tǒng) VHDL 編寫的時鐘程序，對路燈進(jìn)行定時開關(guān)。通過光學(xué)傳感器采集街道亮度的值經(jīng)過 A/D 轉(zhuǎn) 換后以電信號的形式傳送給 FPGA 處理器，處理器通過二進(jìn)制數(shù)值的計算判斷是否亮燈 。 使用超聲波測距傳感器對路燈間有無物體經(jīng)過進(jìn)行檢測，超聲波測距傳感器利用信號遇到障礙物距離的不同反射回來的時間也不同的原理，進(jìn)行障礙物遠(yuǎn)近的檢測 。 測距的公式表示為 ： L=C*T。 式中 L 為測量的距離長度 ； C 為超聲 波在空氣中的傳播速度 ； T 為測量距離傳播的時間差 （ T為發(fā)射到接收時間數(shù)值的一半 ）。由于超聲波易于定向發(fā)射、方向性好 、 強(qiáng)度易控制、與被測量物體不需要直接接觸的優(yōu)點 ， 是作為液體高度測量的理想手段 。 在精密的液位測量中需要達(dá)到毫米級的測量精度 ， 但是目前國內(nèi)的超聲波測距專用集成電路都是只有厘米級的測量精度。 通過分析超聲波測距誤差產(chǎn)生的原因 ， 提高測量時間差到微秒級 ， 以及用LM92 溫度傳感器進(jìn)行聲波傳播速度的補(bǔ)償后，設(shè)計出來的的高精度超聲波測距儀能達(dá)到毫米級的測量精度 。 超聲波測距的原理是利用超聲波在空氣中的傳播速度為已知 ， 測量聲波在發(fā)射后遇到障礙物反射回來的時間，根據(jù)發(fā)射和接收的時間差計算出發(fā)射點到障礙物的實際距離，超聲波信號反射回來被接收管接收，經(jīng)過處理之后 ， 通過數(shù)字傳感器接口返回到 FPGA 進(jìn)行判斷是否有物體經(jīng)過 ， 以發(fā)出路燈開關(guān)信號 。 故障檢測部分的工作原理是通過電流傳感器采集路燈電路的工作電流值傳給處理器然后將這個值與路燈電路的正常工作電流作比較來判斷是否有路燈故障 。 11 系統(tǒng)流程及設(shè)計分析 （見圖 33） 圖 33 系統(tǒng)流程圖 設(shè)計分析 ： 本系統(tǒng)的設(shè)計主要思路是對路燈實現(xiàn)實時控制 ， 并且可以進(jìn)行單路 控制和總控制 。 最基本的程序是時鐘程序 ， 設(shè)定開燈和開燈時間并能對路燈進(jìn)行實時控制 。 同時，路上光線明亮程度和移動物體狀況也是路燈打開的條件 。 系統(tǒng)主要是基于這三個條件進(jìn)行設(shè)計 。 系統(tǒng)單元模塊的設(shè)計 （ 1）時鐘控制模塊 圖 34 時鐘程序框圖 為實現(xiàn)精確的定時開關(guān)功能 ， 該設(shè)計的時標(biāo)信號的頻率由振蕩器產(chǎn)生，由于計時最小單位為 1s 所以時標(biāo)信號經(jīng)分頻器后輸出頻率為 1Hz 的秒脈沖 clk； 而校準(zhǔn)信號的頻率應(yīng)該高于 1Hz， 若取信號經(jīng)另一分頻器后輸出頻率為 2Hz的校準(zhǔn) 12 信號脈沖 clk1。 在無校準(zhǔn)信號作 用，校分信號、校時信號為高電平時，整個電路處于正常計數(shù)的工作狀態(tài)。時、分、秒計數(shù)器采用同步計數(shù)方式，其時鐘脈沖端均接由分頻器輸出的時鐘信號 clk（ 1Hz）。 en 為計數(shù)使能端 ， 高電平有效 ， 秒計數(shù)器的 en端始終是為高電平 ， 所以每來一個秒脈沖 clk， 秒計數(shù)器計一個數(shù)，當(dāng)秒計數(shù)器計到 60 時， 其進(jìn)位輸出端輸出高電平產(chǎn)生進(jìn)位，使分計數(shù)器的使能端有效，每來一個計數(shù)脈沖，分計數(shù)器計一個數(shù)，這樣就滿 60s 進(jìn) 1min； 當(dāng)秒計數(shù)器和分計數(shù)器都計到 60， 其相應(yīng)的秒計數(shù)器的進(jìn)位和分計數(shù)器的進(jìn)位同時輸出高電平，使小時計數(shù)器的使能端有效 時，每來一個計數(shù)脈沖，小時計數(shù)器計一個數(shù)。 （ 2）信號采集模塊（見圖 35） 圖 35 光信號采集電路 信號采集模塊包括光信號采集模塊和移動物體檢測模塊 ， 兩者功能如下 : 光信號采集模塊 : 該模塊需要檢測周圍環(huán)境光的明暗程度來進(jìn)行路燈開關(guān)的自動控制。采用由光敏電阻組成的分壓電路進(jìn)行檢測 , 通過 adc 模數(shù)轉(zhuǎn)換器把電壓變化量轉(zhuǎn)換為二進(jìn)制數(shù)值 ,送入 FPGA 檢測并發(fā)出控制信號 。 光敏電阻器又稱光導(dǎo)管 ， 特性是在特定光的照射下 ， 其阻值迅速減小 ， 可用于檢測可見光 。 在不同的光強(qiáng)下，光敏電阻 的電阻值 會發(fā)生明顯變化 ， 光敏電阻器是利用半導(dǎo)體的光電效應(yīng)制成的一種電阻值隨入射光的強(qiáng)弱而改變的電阻器 ； 入射光強(qiáng) ， 電阻減小。 （ 3）故障報警模塊（見圖 36） 13 圖 36 報警電路 當(dāng)路燈發(fā)生故障，揚(yáng)聲器會發(fā)出警報聲 。 當(dāng)有路燈不亮，將會返回一個低電平到 FPGA，通過 83 線譯碼器功能， FPGA 將確定故障路燈的編號并送到數(shù)碼管顯示 。 （ 4）譯碼顯示模塊 圖 37 譯碼器邏輯圖 （ 5）三態(tài)與非門模塊 三態(tài)與非門用于綜合時間 、 光線 、 移動物體三個條件 ， 產(chǎn)生路燈開關(guān)信號 。 頂層設(shè)計模塊 將前面各子模塊連接起來 ， 構(gòu)成如圖 38 所示的頂層設(shè)計模塊圖 。 頂層設(shè)計協(xié)調(diào)了各子模塊功能的實現(xiàn) ， 完整地實現(xiàn)了模擬路燈控制系統(tǒng)的所有功能 。 頂層模塊通過 FPGA 外接的輸入輸出端口信號說明如下 ： DIRECTION[1： 0]為物體移動方向信號端口，“ 01”表示右移，“ 10”表示左移； SIS2S3[2:0]為物體所處位置信號端口，有“ 001”“ 010”“ 100” 3 種情況； Clk0 為時鐘信號； CLKH 為掃描時鐘信號； ENTER_BUTTON 為確認(rèn)按鍵； INC_MIUNTE 為時鐘調(diào)節(jié)增加鍵； INC_HOUR為小時調(diào)節(jié)增加鍵； LIGHT 為光線狀態(tài)信號，“ 0”表示光線亮，“ 1”表示光線暗；MODE_BUTTON 為模式選擇按鍵； OPEN_BUTTON 為啟動按鍵； ERR0 為路燈 1故障控 14 制信號； ERR1 為路燈 2 故障控制信號； Ring 為故障報警控制信號； LED1 為路燈2故障控制信號； Ring 為故障報警控制信號； LED1 為路燈 1 控制信號； LED2 為路燈 2控制信號； LED[6:0]為七段數(shù)碼管驅(qū)動信號。 圖 38 頂層設(shè)計模塊 15 4 仿真結(jié)果分析 分頻電路 數(shù)字時鐘分頻電 路邏輯框圖見圖 41。 圖 41 分頻電路模塊 該模塊的時序仿真圖如圖 42所示 ， 滿足設(shè)計要求 。 圖 42 分頻模塊仿真圖 時鐘 計數(shù)模塊 時鐘 計數(shù)模塊如圖 43 所示 。 圖 43 時鐘 計數(shù)模塊框圖 輸入端口 ENL 是時鐘使能信號 , 也是整個數(shù)字中的使能信號 , 高電平有效 ； 16 RES 是異步清零信號 ； CLK 是秒脈沖輸入端口 ； MADD 和 MDEC 是同步校 時控制信號， MADD 是控制秒信號加一， MDEC 是控 制秒信號減一 ； 輸出端口 A【 3..0】 是秒時鐘的低位 ， B【 3..0】 是高位 ； CA 端口是進(jìn)位輸出端口 ， 當(dāng)秒計數(shù)到 59 時輸出高電平，其他時候輸出低電平 。 時鐘的仿真波形圖如圖 44 所示 ， 仿真圖滿足設(shè)計的要求 。 分計數(shù)和時計數(shù)模塊的設(shè)計原理與秒模塊的類似 。 圖 44 時鐘仿真波形 動態(tài)掃描模塊 動態(tài)掃描電路將計數(shù)器輸出的 8421BCD 碼轉(zhuǎn)換為數(shù)碼管需要的邏輯狀態(tài) ， 并且輸出數(shù)碼管的片選信號和位選信號 。 所謂動態(tài)掃描顯示方式是在顯示某一位 液晶 顯示塊的數(shù)據(jù)的時候 ， 讓其他位不顯示 ， 然后在顯示下一位的數(shù)據(jù) ， 同時關(guān)閉其他顯示塊 。 這樣做可以使每一個顯示塊顯示與自己相對應(yīng)的數(shù)據(jù) 。 只要保證 每一位顯示的時間間隔不要太大 ， 利用人眼的視覺暫留的現(xiàn)象 ， 就可以造成各位數(shù)據(jù)同時顯示的假象。一般每一位的顯示時間為 110ms。 動態(tài)掃描邏輯框圖如圖45 所示 。 圖 45 動態(tài)掃描邏輯框圖 17 結(jié)論 經(jīng)過了整整 3 個月的忙碌，終于完成了畢業(yè)設(shè)計。在這段時間里體驗了無數(shù)的酸甜苦辣，從解決不了細(xì)小問題的苦惱到問題最終解決的喜悅，一直伴隨著整個設(shè)計過程。整個設(shè)計過程是不斷學(xué)習(xí)，不斷發(fā)現(xiàn)問題、分析問題、解決問題的過程。使我受益良多。設(shè)計期間有許多的感觸、想法、經(jīng)驗，教訓(xùn)，對以后的學(xué)習(xí)、工作有很大的益 處。 將程序在運(yùn)行環(huán)境上仿真調(diào)試成功后 ， 下載入 FPGA 開發(fā)板上運(yùn)行調(diào)試后 ，結(jié)果與預(yù)期效果基本一致 ， 定時開關(guān)功能正常 ， 光敏電阻采集信號送入 FPGA 處理后 ， 控制信號基本能實現(xiàn)對系統(tǒng)的控制 。 18 參考文獻(xiàn) [1] 楊宇 ， 曾謝華，譚可，等 .模擬路燈控制系統(tǒng)軟件設(shè)計［ J］ . 昆明冶金高等專科學(xué)校學(xué)報， 2020,20（ 1）： 3540. [2] FPGA Architectures Part1. [3] FPGA Architectures Part2. [4] Clifford Synthesis and Scripting Techniques for Designing Multi2Asynchronous Clock Designs. [5] , A minimal sourcesynchronous interface,ASIC/SOC Conference, Annual IEEE International,2528 Page:443447. [6] William ,John Digital Systems Engineering, CambridgeUniversity Press,1998,Page:468. [7] Clifford Synthesis and Scripting Techniques for Designing MultiAsynchronous Clock Designs,Sunburst Design,Inc. [8] 于海 ,樊曉椏 .基于 FPGA 系統(tǒng)設(shè)計與實踐 [J].微電子學(xué)與計算機(jī) ,2020,24(3):210213. [9] 楊軍 ,孔兵 ,宋克儉 ,等 .基于 FPGA 的存儲器設(shè)計 [J].云南大學(xué)學(xué)報 :自然科學(xué)版 ,2020,29(6):560565. [10] Rabaey [M].北京 :清華大學(xué)出版社 ,l999. [11] 汪東 ,馬劍武 ,陳書明 .基于 Gray碼的異步 FIFO接口技術(shù)及其應(yīng)用 [J].計算機(jī)工程與科學(xué) ,2020,27(11):58260. [12] John [M].北京 :機(jī)械工業(yè)出版 社 ,2020. [13] 候伯亨 ,顧新 .VHDL 硬件描述語言與電路設(shè)計 [M].西安 :西安電子科技大學(xué)