【正文】 圖上可以明顯看出x信號(hào)攜帶的數(shù)據(jù)是1011011解調(diào)出來后也是1011011，即信號(hào)y，沒有誤碼。而這里面最要注意到的問題就是前面反復(fù)說的碼元長(zhǎng)度。所以這個(gè)結(jié)果就出現(xiàn)了錯(cuò)誤，也就是誤碼。偽隨機(jī)信號(hào)在雷達(dá)、遙控、遙測(cè)、通信加密和無線電測(cè)量系統(tǒng)領(lǐng)域有著廣泛的應(yīng)用。此外m序列又有較好的密碼學(xué)性質(zhì)，用在密碼學(xué)和保密通信中，即用來產(chǎn)生序列密碼。一個(gè)周期P=2n1內(nèi),共有2n1個(gè)游程,其中長(zhǎng)度為1(單“1”,或單“0”,)的游程占總游程的1/2,長(zhǎng)度為2(“11”或“00”)的游程占總游程的1/4,長(zhǎng)度為3(“111”或“000”)的游程占總游程的1/8,長(zhǎng)度為k的游程占總游程的1/2k，只有一個(gè)包含(n一l)個(gè)“0”的游程,也只有一個(gè)包含n個(gè)“1”的游程。如果讓某些寄存器的輸出反饋回來進(jìn)行運(yùn)算，運(yùn)算結(jié)果作為第一級(jí)寄存器的輸入，則我們可以得到一個(gè)移位寄存器序列。實(shí)際上Ci=0表示斷開，Ci=1表示連接。圖52 m序列模塊模塊連線圖如圖53，在模塊的兩個(gè)輸入端分別接入系統(tǒng)時(shí)鐘信號(hào)clk、序列產(chǎn)生控制信號(hào)load和輸出信號(hào)q。如果將兩個(gè)模塊的系統(tǒng)時(shí)鐘設(shè)成一樣或者不是兩倍的關(guān)系，結(jié)果會(huì)出現(xiàn)輸出y一直是低電平或其他的錯(cuò)誤情況。圖56（d）是圖56（c）的部分放大圖，由圖56（d）可以看出m在295ns時(shí)開始對(duì)xx信號(hào)記數(shù)。如圖57。所以如圖58（a），m序列產(chǎn)生的是1001111001碼，輸出信號(hào)y也是1001111001碼，結(jié)果正確。數(shù)字調(diào)制系統(tǒng)的優(yōu)點(diǎn)是在于抗干擾和噪聲的能力強(qiáng)，可以同時(shí)傳輸各種不同速率或帶寬的信號(hào)（如聲音、圖像和數(shù)據(jù)信號(hào)等等），并且易于采用加密的方式傳送信息。加大碼元寬度，可增加碼元能量，有利于提高通信系統(tǒng)的可靠性。q: out std_logic)。) thenc7=39。c3=39。q=c7。c0=c7 xor c4 xor c3 xor c2。use 。 分頻計(jì)數(shù)器signal f :std_logic。139。 end if。use 。 寄存x信號(hào)signal m:integer range 0 to 5。 if語句完成q的循環(huán)計(jì)數(shù) elsif q=11 then q=0。 if語句通過對(duì)m大小，來判決y輸出的電平 else y=39。end process。then m=m+1。 m計(jì)數(shù)器清零elsif q=10 then if m=3 then y=39。039。architecture behav of PLASK2 issignal q:integer range 0 to 11。use 。039。 then q=0。 調(diào)制信號(hào)end PLASK。ASK調(diào)制VHDL程序:library ieee。c6=c5。c0=39。c4=39。 thenif(load=39。use 。VHDL語言也大大降低了整個(gè)方案實(shí)現(xiàn)的難度，但在最大限度地發(fā)揮器件性能方面VHDL的設(shè)計(jì)方法還有一定的局限性，還不能提供FPGA布局布線的優(yōu)化和約束。通過結(jié)果驗(yàn)證了仿真分析的正確性，誤碼率低。又因?yàn)橐?guī)定的碼元寬度為載波信號(hào)的6個(gè)周期，即36 ns，和m序列發(fā)生器的系統(tǒng)時(shí)鐘信號(hào)clk2的周期相等，再加上m序列發(fā)生器的一個(gè)系統(tǒng)時(shí)鐘就產(chǎn)生一個(gè)碼元。將m序列發(fā)生器ps，ASK調(diào)制模塊PLASK和解調(diào)模塊PLASK2連接起來，同時(shí)每個(gè)模塊接一個(gè)輸出以便觀察并驗(yàn)證結(jié)果。圖56（c）ASK調(diào)制解調(diào)仿真圖圖56（d）ASK調(diào)制解調(diào)仿真圖圖56（c）是傳輸一個(gè)1011碼，但是最后解調(diào)出來是0001碼。圖56（a）ASK調(diào)制解調(diào)仿真圖圖56（b）ASK調(diào)制解調(diào)仿真圖局部放大圖由于調(diào)制模塊是將系統(tǒng)時(shí)鐘4分頻，解調(diào)模塊是將系統(tǒng)時(shí)鐘2分頻。在始終的上升沿控制下，當(dāng)load=1時(shí)，給移位寄存器預(yù)置初始信號(hào)100000。0=0，1 移位寄存器由時(shí)鐘控制若干個(gè)串接的存儲(chǔ)器所組成。m序列一個(gè)周期N=2n1內(nèi)“1”和“0”的碼元數(shù)大致相等,“0”出現(xiàn)2n11 次，“1”出現(xiàn)2n1次 (“1”比“0”只多一個(gè)) 。PN碼的選擇作為3 G移動(dòng)通信的關(guān)鍵技術(shù)之一直接影響CDMA系統(tǒng)的質(zhì)量、抗干擾能力等?；鶐盘?hào)用m序列發(fā)生器產(chǎn)生。再看y信號(hào)的第一個(gè)高電平和相對(duì)的x信號(hào)的長(zhǎng)度不一樣。由于在q等于10前沒有進(jìn)行判決，所以之前的y信號(hào)都沒有輸出，這就造成了輸出信號(hào)y延時(shí)輸入信號(hào)x有9個(gè)系統(tǒng)時(shí)鐘。圖43 模塊連線進(jìn)行全編譯后ASK程序解調(diào)仿真圖及注釋如圖44（a）、（b）、（c）所示。第二行、第三行和第四行程序則是通過對(duì)m大小，來判決y輸出的電平。 . else y=39。第四行程序是一個(gè)q值加1的循環(huán)。 then xx=x。用VHDL語言編寫一個(gè)具有分頻器和相乘器的功能模塊并進(jìn)行傳輸系統(tǒng)的仿真以及結(jié)果調(diào)試。如圖34(c)，就是選擇了正確的時(shí)間傳送信號(hào)。由于FPGA的系統(tǒng)工作頻率是有范圍的，所以系統(tǒng)時(shí)鐘頻率的設(shè)定不能太大，否則系統(tǒng)運(yùn)行不了那么快的速度，就會(huì)造成沒有結(jié)果或者結(jié)果出錯(cuò)。 而對(duì)調(diào)制信號(hào)進(jìn)行調(diào)制的程序則是：y=x and f。039。q=0。這里就是把系統(tǒng)時(shí)鐘進(jìn)行4分頻，即f的周期為40ns。最后一行則說當(dāng)為低電平時(shí)，進(jìn)行q值加1的循環(huán)。q=0。 then if start=39。這樣就完成了一個(gè)簡(jiǎn)單的傳輸系統(tǒng)設(shè)計(jì)。 整體方案設(shè)計(jì)基帶信號(hào)幅值選擇器相乘器控制器載波信號(hào)計(jì)數(shù)器判決器基帶信號(hào)已調(diào)信號(hào)信號(hào)傳輸圖29 整體方案框圖方案的設(shè)計(jì)思路是建立在Quartus II軟件上的。低通濾波器用來抑制相乘器產(chǎn)生的高次諧波干擾，通常判決電平取A/2。當(dāng)發(fā)1碼時(shí)，控制開關(guān)打開，載波傳輸。ASK的調(diào)制有兩種實(shí)現(xiàn)方法：乘法器實(shí)現(xiàn)法和鍵控法。如圖23為2ASK信號(hào)的單邊功率譜示意圖。在振幅鍵控中載波幅度是隨著基帶信號(hào)的變化而變化的。ASK技術(shù)主要是用在數(shù)據(jù)傳輸方面，它的優(yōu)點(diǎn)是有效性好，隨著輸入信噪比的增加，系統(tǒng)的誤碼率將更迅速地按指數(shù)規(guī)律下降。該技術(shù)抗干擾性能好，但占用帶寬較大。差分移相鍵控抗干擾能力強(qiáng)，且不要求傳送參考相位，因此實(shí)現(xiàn)較簡(jiǎn)單。經(jīng)過基帶成形濾波后生成的是模擬基帶信號(hào)，但已經(jīng)是最終所需的調(diào)制信號(hào)的等效基帶形式，直接將其乘以中頻載波即可生成中頻調(diào)制信號(hào)。移相鍵控抗干擾能力強(qiáng)，但在解調(diào)時(shí)需要有一個(gè)正確的參考相位，即需要相干解調(diào)。振幅鍵控實(shí)現(xiàn)簡(jiǎn)單，但抗干擾能力差。在同步通信中可用平衡調(diào)制器實(shí)現(xiàn)抑制載波的雙邊帶調(diào)制(DSBSC)。在調(diào)頻時(shí)相角也有相應(yīng)的變化，但這種相角變化并不與調(diào)制信號(hào)成比例。②調(diào)頻(FM)：用調(diào)制信號(hào)控制載波的振蕩頻率，使載波的頻率隨著調(diào)制信號(hào)變化。其基本原理是把數(shù)據(jù)信號(hào)寄生在載波的某個(gè)參數(shù)上：幅度、頻率和相位，即用數(shù)據(jù)信號(hào)來進(jìn)行幅度調(diào)制、頻率調(diào)制和相位調(diào)制。現(xiàn)在已有多種增量調(diào)制方法，其中最簡(jiǎn)單的一種，是在每一采樣瞬間當(dāng)增量值超過某一規(guī)定值時(shí)發(fā)正脈沖，小于規(guī)定值時(shí)發(fā)負(fù)脈沖。主要用于儀表測(cè)量等方面，很少直接用于無線電通信。脈寬調(diào)制也是20世紀(jì)30年代里夫發(fā)明的。已調(diào)脈沖序列還可以用各種方法去調(diào)制高頻振蕩載波。此時(shí),調(diào)制信號(hào)是連續(xù)波,載波是重復(fù)的脈沖序列。按照傳輸特性，調(diào)制方式分為線性調(diào)制和非線性調(diào)制。第5章介紹ASK調(diào)制系統(tǒng)的綜合仿真?？傊?，數(shù)字通信所能夠達(dá)到的傳輸效率遠(yuǎn)遠(yuǎn)高于模擬通信，調(diào)制技術(shù)的種類也遠(yuǎn)遠(yuǎn)多于模擬通信，大大提高了用戶根據(jù)實(shí)際應(yīng)用需要選擇系統(tǒng)配置的靈活性。由于傳輸信道的頻帶資源總是有限的，因此提高傳輸效率是通信系統(tǒng)所追求的最重要的指標(biāo)之一。采用數(shù)字化的好處很多，最明顯的是抗干擾性能得到加強(qiáng)，容易加密等等。它的核心已日趨轉(zhuǎn)向基于計(jì)算機(jī)的電子設(shè)計(jì)自動(dòng)化技術(shù)。在實(shí)際的傳輸過程中必然會(huì)引入干擾，如熱噪聲、衰落、脈沖干擾等。隨著時(shí)代的發(fā)展，用戶不再滿足于聽到聲音，而且還要看到圖像；通信終端也不局限于單一的電話機(jī)，而且還有傳真機(jī)和計(jì)算機(jī)等數(shù)據(jù)終端。最后，對(duì)整個(gè)系統(tǒng)進(jìn)行仿真，對(duì)結(jié)果中的錯(cuò)誤進(jìn)行分析并改進(jìn)方案。由于大多數(shù)信號(hào)都是帶通型的，所以必須先用數(shù)字基帶信號(hào)對(duì)載波進(jìn)行調(diào)節(jié)，形成數(shù)字調(diào)制信號(hào)再進(jìn)行傳輸。關(guān)鍵詞： ASK技術(shù)；調(diào)制；解調(diào)；誤碼The design of ASK carrier transmission system based on FPGAAbstract: The development of modern Communication system enters on a new stage along with the appearance of VHDL and implement of ASIC. The method of ordinary transmission system design already could not meet the operation requirements. Because most of the real signal are band pass signal, it is necessary to use base band signal to modulate carrier wave and generate digital modulation signal to be transferred, thus the technology of the modulation and demodulation is the important methods of the modern munication. Based on the study of ASK carrier transmission system, the simulation on ASK modulation and demodulation has been designed based on FPGA. Firstly, the design of simulation on ASK carrier transmission system was chosen. Secondly, the required procedure has piled, including base band signal producing, function of modulation and demodulation realizing. Finally, the simulation on the overall system was conducted. Then, the result mistake was analyzed and the design was improved. The result indicates the method of demodulation, which control the output of ASK by FPGA, is simple. The error code rate is low. The efficiency is improved. The efficiency of digital munication system is advanced and the cost is lowered.Key words: Amplitudeshift keying technology, Modulation, Demodul