【正文】 .layer0_top(1239。h0100),//////////////////////////.vout_pixel_clk(hdmi_out_clk),.vout_vs(hdmi_out_vs),.vout_pixel_rd_req(ch1_vout_rd_req),.vout_pixel_ycbcr(ch1_vout_ycbcr),///////////.vout_scaler_clk(hdmi_out_clk),.vout_s_width(1239。d576),.clipper_left(1239。d1024),.vout_t_height(1239。d0),.clipper_height(1239。wire ch1_vout_rd_req。wire[7:0] cvbs_data_ch1。wire[15:0] ch2_yc_data。wire[15:0] ch0_yc_data。assign vga_out_clk = ~vga_out_clk_fpga。////////////////////////////////////////wire[VCH_NUM 1 : 0] is_pal。wire[63:0] ch3_rd_burst_data。wire[23:0] ch2_wr_burst_addr。wire ch2_rd_burst_req。wire[63:0] ch1_rd_burst_data。wire[23:0] ch0_wr_burst_addr。wire ch0_rd_burst_req。parameter CH3 = 4。parameter V_BP = 1639。parameter H_BP = 1639。在此十分感謝黃老師老師的細(xì)心指導(dǎo)，才能讓我順利完成畢業(yè)論文。歲月如梭，時(shí)間在不經(jīng)意之間就流逝的七七八八，有時(shí)候真想問(wèn)問(wèn)時(shí)間去哪兒了，短暫的時(shí)間生活即將結(jié)束，在這四年的生活中我學(xué)習(xí)到了很多專(zhuān)業(yè)知識(shí)，受到了很多良師益友的教誨與鼓勵(lì)，跟重要的是學(xué)會(huì)了如何獨(dú)立的去解決某一些問(wèn)題，如果讓問(wèn)題變的不是問(wèn)題。等等這些都為以后在工作崗位上更好的工作有很大的幫助。圖像時(shí)鐘以 FPGA 時(shí)鐘倍頻到 65MHz，圖 是以 FPGA 時(shí)鐘為采樣時(shí)鐘，對(duì)水平同步信號(hào)和垂直同步信號(hào)進(jìn)行采樣。24圖 工程編譯結(jié)果 從圖 可知 FPGA 的資源利用情況，其中邏輯單元 LE 使用了 41%，管腳使用了 44%，內(nèi)部存儲(chǔ)器使用了 32%，由此可以知道該 FPGA 芯片足以擔(dān)任本次的設(shè)計(jì)工作。d1)22v_t = 1239。d1)h_t = 1239。amp。assign v_video = (v_t = v_fp + v_sync + v_bp) amp。 圖像顯示模塊從 DDR2 讀出的視頻數(shù)據(jù)，經(jīng)過(guò)插值算法處理后，VGA 和 HDMI 兩路信號(hào)的分辨率為1024x768,需要根據(jù) 中的視頻時(shí)序?qū)?shù)據(jù)進(jìn)行處理，才能把視頻顯示出來(lái)。則 clipper_wr_en 使能，把數(shù)據(jù)寫(xiě)入 DDR2 中，完成剪切的功能。d0),.clipper_height(1239。FPGA輸入 TW2867FlashHDMI接口Sil9134VGA接口ADV7123DDR2晶振電 路18input[11:0] clipper_top, /*視頻剪切參數(shù)：top */input[11:0] clipper_left, /*視頻剪切參數(shù)：left */input[11:0] clipper_width, /*視頻剪切參數(shù)：width */input[11:0] clipper_height, /*視頻剪切參數(shù)：height */clipper_top、clipper_left 表示剪切的起始點(diǎn)，clipper_width、clipper_height 表示剪切的寬度和高度。16圖 ，Sil9134 功能圖Sil9134 電路圖如圖 所示17圖 ，Sil9134 電路圖 硬件電路總體框圖4 軟件部分設(shè)計(jì) 完成了系統(tǒng)的硬件設(shè)計(jì)，接下來(lái)需要在 FPGA 上實(shí)現(xiàn)相應(yīng)的電路才能完成圖像數(shù)據(jù)的存儲(chǔ)與顯示。Sil9134 是 Silicon Image 公司推出的第三代 HDMI 接收器。 （5）IOG 的電流值分為兩種情況：當(dāng)使用/SYNC 信號(hào)時(shí)，IOG= (mA)；當(dāng)不使用/SYNC 信號(hào)時(shí)，IOG=VREF/Rset(mA)。 它的電路圖如圖 所示12圖 TW2867 電路圖 VGA 接口電路設(shè)計(jì) 由于 FPGA 輸出的是數(shù)字信號(hào)，所以需要一個(gè) DAC 芯片把 VGA 信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)。 (10)ODT: ODT 即片內(nèi)終結(jié)(OnDieTermination)。(5)A0~A13: A0~A13 是輸入信號(hào)的地址信號(hào)。9圖 DDR2 功能框圖下面對(duì) DDR2 的引腳進(jìn)行說(shuō)明：(1)CK, CK: CK, CK為一對(duì)差分反向時(shí)鐘信號(hào)。FPGA 配套的外圍電路主要有時(shí)鐘電路和 JTAG 調(diào)試下載電路。這部分工作非常重要，因?yàn)槿粜袨榧?jí)仿真做的不到位，會(huì)直接影響最終電路的功能，必須要保證通過(guò)的前提下，再進(jìn)行下面的操作。設(shè)計(jì)常用硬件描述語(yǔ)言是 Verilog HDL 和 VHDL。當(dāng)所有行都被掃描完后，進(jìn)行場(chǎng)同步，并將掃描回歸到屏幕的左上方，與此同時(shí)進(jìn)行場(chǎng)消隱，并為下一次掃描做準(zhǔn)備。HDMI 接口可以提供高達(dá) 5Gbps 的數(shù)據(jù)傳輸帶寬，保證高質(zhì)量的視頻信號(hào)傳輸。塊存儲(chǔ)器是真正的雙端存儲(chǔ)器（True DualPort RAM） ，提供了高速的、分布式的、大塊的存儲(chǔ)資源，在 FPGA 里塊存儲(chǔ)器排成幾條縱隊(duì)，塊存儲(chǔ)器的總量是由器件型號(hào)決定的，這些塊存儲(chǔ)器級(jí)聯(lián)后可以構(gòu)成更深、更寬的存儲(chǔ)器。 對(duì)于圖像拼接技術(shù)而言，雖然拼接方法眾多，但各方法適用條件各異、魯棒性差別較大，在使用時(shí)需要通盤(pán)考慮，擇優(yōu)選擇，并針對(duì)特定應(yīng)用需求進(jìn)行相應(yīng)改進(jìn)，然而很少有人能夠?qū)ΜF(xiàn)有的圖像拼接方法進(jìn)行總結(jié)歸納，對(duì)各圖像拼接方法的適用范圍、算法復(fù)雜度、配準(zhǔn)精度等問(wèn)題給予明確說(shuō)明，導(dǎo)致其不能很好的應(yīng)用于實(shí)際項(xiàng)目中。而且隨著顯示要求的提高，單個(gè)顯示器已經(jīng)不能滿(mǎn)足人們的需求，在一些領(lǐng)域需要對(duì)視頻進(jìn)行分割拼接顯示，比如大家常見(jiàn)的安防監(jiān)控。目前圖像顯示系統(tǒng)多數(shù)是采用早期的專(zhuān)用處理芯片，其運(yùn)算速度和設(shè)計(jì)靈活性一般都較低。 （2）基于 DSP 的顯示控制系統(tǒng)，這種方式采用復(fù)雜的可編程邏輯器件和數(shù)字信號(hào)處理器，具有強(qiáng)大的數(shù)字處理能力和較快的運(yùn)行速率。 2 系統(tǒng)總體設(shè)計(jì)與技術(shù)基礎(chǔ) 技術(shù)概述 Altera FPGA 介紹 FPGA (Field Programmable Gate Array)是現(xiàn)場(chǎng)可編程門(mén)陣列，逐漸取代了以往的 PAL、CPLD 等可編程邏輯器件，是目前使用最廣泛的邏輯器件。目前，生產(chǎn) FPGA 的廠(chǎng)商有 Xilinx、Altera、Lattice 等公司，其產(chǎn)品結(jié)構(gòu)均基于查找表結(jié)構(gòu)。任意4所需要的顏色都可由 R、G、B3 種基色組合得出。RGB 即紅、綠、藍(lán)三原色，可以通過(guò)它們相互疊加來(lái)得到各式各樣的顏色，一共可以表示 256x256x256=16777216 種顏色?？偟膩?lái)講，VHDL/Verilog 的編碼風(fēng)格是非常重要的。5. 布局布線(xiàn)后仿真 布局布線(xiàn)后仿真主要是將 Xilinx 布線(xiàn)后所產(chǎn)生的延遲加反標(biāo)到電路的后面進(jìn)行仿真，它將所有的延遲信息都計(jì)算進(jìn)去，不僅包括了門(mén)延時(shí)，還包括了實(shí)際布線(xiàn)延時(shí)，因此布局布線(xiàn)后仿真最貼近芯片的實(shí)際工作情況，反映的的結(jié)果最為準(zhǔn)確。本次設(shè)計(jì)選用的 FLASH 型號(hào)為 M25P64，64Mbit 的flash，單電源供電 ~，SPI 總線(xiàn)通訊，75M 時(shí)鐘（最大） ，VPP=9V，快速讀寫(xiě)電壓，頁(yè)操作時(shí)間 ，擦出一個(gè)扇區(qū)時(shí)間 ，整塊擦除時(shí)間：標(biāo)準(zhǔn) 23s，快速17s，睡眠模式電流 1uA，擦寫(xiě)次數(shù)可達(dá) 100000 次，數(shù)據(jù)可保存 20 年。(2)BAO, BA1: BAO 和 BA1 決定具體哪個(gè) bank 將被操作。(7)DM: DM (Date Mask),該信號(hào)在寫(xiě)操作期間用來(lái)屏蔽掉不需要的數(shù)據(jù),高電平有10效。本設(shè)計(jì)采用了 techwell 公司的 TW2867,該芯片包括四個(gè)先進(jìn)的視頻解碼器，它通過(guò)對(duì)模擬信號(hào)的采樣、量化和編碼完成了模數(shù)轉(zhuǎn)換，生成的 YCbCr 信號(hào)在監(jiān)控系統(tǒng)中非常常見(jiàn)。 顏色瞬態(tài)改善（CTI） 。ADV7123 的操作時(shí)序圖如圖 所示，可見(jiàn)輸出的時(shí)候只要給出輸出數(shù)據(jù)的同步時(shí)鐘即可，待時(shí)鐘鎖定數(shù)據(jù)后一段時(shí)間（t6）輸出對(duì)應(yīng)的模擬 RGB 量。由 FPGA 提供的 Hsync(行)和 Vsync(場(chǎng))同步信號(hào)，直接與 VGA 顯示接口連接器相接。高效的色度轉(zhuǎn)換功能將 RGB 視頻數(shù)據(jù)轉(zhuǎn)化為標(biāo)清格式或高清格式的 Ycbcr 格式。下面將對(duì)圖像剪切模塊、圖像存儲(chǔ)模塊和圖像顯示模塊進(jìn)行詳細(xì)的介紹。d512),.clipper_top(1239。 (vin_x_t = clipper_left + clipper_width) amp。IP(IntelleetualProperty)就是常說(shuō)的知識(shí)產(chǎn)權(quán),在可編程邏輯領(lǐng)域,IP 核是指將數(shù)字電路中一些常用但比較復(fù)雜的功能模塊,比如 FIR 濾波器、快速傅立葉變換、PCI接口等。amp。assign vs_ = (v_t v_fp 1239。assign vs = vs_reg。d1。d1。 板級(jí)仿真與驗(yàn)證程序下載到芯片后，需要運(yùn)用示波器進(jìn)行在線(xiàn)調(diào)試，由于本設(shè)計(jì)需要探測(cè)的信號(hào)較多，且無(wú)法用硬件將全部信號(hào)引出供示波器連接調(diào)試，為此本設(shè)計(jì)采用 Signaltap 進(jìn)行現(xiàn)場(chǎng)調(diào)試。26圖 產(chǎn)生測(cè)試圖像 如圖 所示，是測(cè)試圖像經(jīng)過(guò)控制器輸出的圖像，符合本次設(shè)計(jì)的要求。參考文獻(xiàn)[1] 肖烊,卿粼波, FPGA 的多模式顯示 VGA 接口研究與設(shè)計(jì)[J].計(jì)算機(jī)工程與科學(xué),2022,29(5):63~65. [2] 董兵 , FPGA 的 VGA 圖像控制器的設(shè)計(jì)與實(shí)現(xiàn)[J].應(yīng)用科技,2022,33(10):42~45. [3] FPGA 的圖像采集與 VGA 顯示系統(tǒng)[J].計(jì)算機(jī)應(yīng)用,2022,31(5):1258~1264. [4] FPGA 的 LCD 測(cè)試用信號(hào)發(fā)生器研制,[碩士學(xué)位論文].長(zhǎng)春:東北師范大學(xué),2022. [5] 謝磊 . 基于 FPGA 的 VGA 圖像控制器的設(shè)計(jì)與實(shí)現(xiàn) [J]. 新鄉(xiāng)學(xué)院學(xué)報(bào) ( 自然科學(xué)版),2022,26(6):51~53. [6] 廖永清,丁旭昌, FPGA 的 VGA 圖像動(dòng)態(tài)顯示控制器的設(shè)計(jì)與28實(shí)現(xiàn)[J].電視技術(shù),2022,35(17):52~54. [7] FPGA 的 VGA 圖形控制器設(shè)計(jì)[J].科技風(fēng),2022,7:32. [8] 石著. 數(shù)字電子技術(shù)基礎(chǔ)．[M]北京:高等教育出版社，[9] 戴伏生主編．基礎(chǔ)電子電路設(shè)計(jì)與實(shí)踐．[M]北京:國(guó)防工業(yè)出版社，[10] 孫肖子，．[M]北京:高等教育出版社，120謝 辭歷時(shí)將近幾個(gè)月的時(shí)間終于將這篇論文寫(xiě)完，在論文的寫(xiě)作過(guò)程中遇到了無(wú)數(shù)的困難和障礙，都在同學(xué)和老師的幫助下度過(guò)了。還有就是要感謝那些在我生活中幫助過(guò)我點(diǎn)點(diǎn)滴滴的朋友或是陌生人，你的當(dāng)時(shí)的幫助，是我莫大的動(dòng)力，是對(duì)我莫大的鼓舞，謝謝你們，謝謝大家。d1024。d768。parameter V_TOTAL = V_ACTIVE + V_FP + V_SYNC + V_BP。parameter CH6 = 7。wire ch0_rd_burst_data_valid。wire ch0_wr_burst_finish。wire[9:0] ch1_wr_burst_len。wire ch2_rd_burst_data_valid。wire ch2_wr_burst_finish。wire[9:0] ch3_wr_burst_len。assign cvbs_out_vs = 139。reset reset_m0(.clk(clk),.rst_n(rst_n))。wire ch1_vs。wire ch3_vs。demux demux_m0(34.clk_108m(cvbs_in_clkp),.clk_27m(cvbs_in_clkn),.vin_data(cvbs_in_data),.vout_data_ch0(cvbs_data_ch0),.vout_data_ch1(cvbs_data_ch1),.vout_data_ch2(cvbs_data_ch2),.vout_data_ch3(cvbs_data_ch3))。b1),.vin_pixel_clk(cvbs_in_clkn),.vin_vs(ch0_vs),.vin_f(ch0_f),.vin_pixel_de(ch0_de),.vin_pixel_yc(ch0_yc_data),///////////35.vi