【正文】 nt=degreecount1。 abcd=abcd+1。計數(shù)的同時控制脈沖個數(shù) else degreecount=00000000。計數(shù)完畢，計數(shù)器清0 end if。 end if。 end process。 process(clk_temp) clk_temp begin if(clk_temp39。event and clk_temp=39。139。) then if(keyorder=39。139。) then正向轉(zhuǎn)動， if(abcd=0) then astep=39。139。 bstep=39。039。 cstep=39。039。 dstep=39。039。 elsif(abcd=1) then astep=39。039。 bstep=39。139。 cstep=39。039。 dstep=39。039。 elsif(abcd=2) then astep=39。039。 bstep=39。039。 cstep=39。139。 dstep=39。039。 elsif(abcd=3) then astep=39。039。 bstep=39。039。 cstep=39。039。 dstep=39。139。 end if。 else 反向轉(zhuǎn)動 if(abcd=0) then astep=39。139。 bstep=39。039。 cstep=39。039。 dstep=39。039。 elsif(abcd=1) then astep=39。039。 bstep=39。039。 cstep=39。039。 dstep=39。139。 elsif(abcd=2) then astep=39。039。 bstep=39。039。 cstep=39。139。 dstep=39。039。 elsif(abcd=3) then astep=39。039。 bstep=39。139。 cstep=39。039。 dstep=39。039。 end if。 end if。 end if。 end process。 end behave。提高程序（控制步進電機轉(zhuǎn)速快慢）：library ieee。use 。use 。use 。entity stepmotor1 isport( clk : in std_logic。 astep,bstep,cstep,dstep:out std_logic )。end stepmotor1。architecture behave of stepmotor1 is signal abcd :std_logic_vector(1 downto 0)。begin p1:process(clk) begin if(clk39。event and clk=39。139。)then abcd=abcd+1。 end if。 end process。 p2:process(clk) begin if(clk39。event and clk=39。139。)then if(abcd=0) then astep=39。139。 bstep=39。039。 cstep=39。039。 dstep=39。039。 elsif(abcd=1) then astep=39。039。 bstep=39。139。 cstep=39。039。 dstep=39。039。 elsif(abcd=2) then astep=39。039。 bstep=39。039。 cstep=39。139。 dstep=39。039。 elsif(abcd=3) then astep=39。039。 bstep=39。039。 cstep=39。039。 dstep=39。139。 end if。 end if。 end process。 end behave。致 謝 本論文是在我指導(dǎo)老師xxx老師的悉心指導(dǎo)下完成的。這段時間以來，肖老師以嚴(yán)謹(jǐn)?shù)闹螌W(xué)態(tài)度，淵博的學(xué)識使我受益匪淺，刻苦治學(xué)，誨人不倦的學(xué)風(fēng)和品格對我影響至深，另我終身難忘。在論文成稿之時，向xxx表示深深的感謝和敬意。同時本系EDA實驗室的開放也為我的設(shè)計提供了方便。在此感謝實驗老師對我的幫助。由于本身水平有限，設(shè)計中肯定存在許多不足之處，敬請各位老師批評指正。]我們先應(yīng)用QuartusⅡ進行仿真。：圖 對于該控制器，我們設(shè)置的各個控制信號均是外部電鍵，此外CP為時鐘信號RATE(1...0)調(diào)速方式為：內(nèi)部數(shù)據(jù)選擇器根據(jù)RATE(1...0)值將移位寄存器的時鐘分別和 CP 及八進制計數(shù)器的輸出端相連，以對 CP 進行 8 分頻。STEPOUT輸出的時序通過光電耦合直接送驅(qū)動器 ULN2003，為了提高 ULN2003 的驅(qū)動能力，因此在其輸出端加四個22歐的上拉電阻。 在仿真過程中可在QuartusⅡ軟件中來設(shè)定四相輸入的電平的高低，即為在仿真時設(shè)置的脈沖分配。 時序脈沖分配表將所編寫程序有PC機下載到FPGA中，在QuartusⅡ軟件中可直觀看到高低電平分配情況。 程序仿真波形圖第5章 總結(jié) 在本次設(shè)計中我們選用了型號為TS3103TC1003的步進電機和型號為 EP1K10T1003的FPGA即現(xiàn)場可編程門陣列來實現(xiàn)對步進電機系統(tǒng)的設(shè)計和控制。通過兩個方案的比較最終確定了采用FPGA控制步進電機。FPGA是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，使用非常靈活，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。因此改變控制參數(shù)相當(dāng)方便，只需改變程序中相應(yīng)部分即可。本設(shè)計利用VHDL語言編寫步進電機的控制時序電路，完成了對四相混合式步進電機的聯(lián)動控制，實現(xiàn)了步進電機的細(xì)分驅(qū)動控制：用按鍵控制步進電機的速度和轉(zhuǎn)動方向，按下不同的鍵，分別使步進電機實現(xiàn)順時針和逆時針轉(zhuǎn)一步，連續(xù)按鍵，不僅電機連續(xù)運轉(zhuǎn)，顯示器顯示步進電機的狀態(tài)，同時電機轉(zhuǎn)動角度也可以用按鍵控制，最少轉(zhuǎn)動15176。，實現(xiàn)了步進電機的精確控制。由于自身能力有限，在本設(shè)計中仍存在很多需要改進的不足之處，如在步進電機的插補控制中，沒有結(jié)合速度控制、驅(qū)動器硬件電路中，保護電路有