freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內容

步行街道自助式交通燈控制器的設計畢業(yè)論文-資料下載頁

2025-06-20 13:04本頁面
  

【正文】 布爾表達式來表示設計結果。(7) 仿真:包括功能仿真和時序仿真,主要驗證系統(tǒng)功能的正確性及時序特性。EDA工具在EDA技術應用中占據(jù)極其重要的位置,EDA的核心是利用計算機完成電子設計全程自動化,因此,基于計算機環(huán)境的EDA軟件的支持是必不可少的。由于EDA整個流程涉及不同技術環(huán)節(jié),每一環(huán)節(jié)中必須有對應的軟件包或專用EDA工具獨立處理,包括對電路模型的功能模擬、對VHDL行為描述的邏輯綜合等。因此單個EDA工具往往只涉及到EDA流程中的某一步驟。這里就以EDA設計流程中涉及的主要軟件包為EDA工具分類,并給予簡要介紹。EDA工具大致可以分如下五個模塊:(1) 設計輸入編輯器(2) HDL綜合器(3) 仿真器(4) 適配器(5) 下載器(6) 物理綜合器(7) HDL代碼分析調試器由于一般設計中使用不是很多,這里就不再詳細講述。另外每個FPGA/CPLD生產(chǎn)廠家為了方便用戶,往往都提供集成開發(fā)環(huán)境,如Altera 的 MAX+plus Ⅱ。3 VHDL設計 MAX+plus Ⅱ概述Max+plusⅡ是Altera公司提供的FPGA/CPLD開發(fā)集成環(huán)境,Altera是世界上最大可編程邏輯器件的供應商之一。Max+plusⅡ界面友好,使用便捷,被譽為業(yè)界最易用易學的EDA軟件。在Max+plusⅡ上可以完成設計輸入、元件適配、時序仿真和功能仿真、編程下載整個流程,它提供了一種與結構無關的設計環(huán)境,是設計者能方便地進行設計輸入、快速處理和器件編程。Max+plusⅡ開發(fā)系統(tǒng)的特點(1) 開放的界面Max+plusⅡ支持與Cadence,Exemplarlogic,Mentor Graphics,Synplicty,Viewlogic和其它公司所提供的EDA工具接口。(2) 與結構無關Max+plusⅡ系統(tǒng)的核心Complier支持Altera公司的FLEX10K、FLEX8000、FLEX6000、MAX9000、MAX7000、MAX5000和Classic可編程邏輯器件,提供了世界上唯一真正與結構無關的可編程邏輯設計環(huán)境。(3) 完全集成化Max+plusⅡ的設計輸入、處理與較驗功能全部集成在統(tǒng)一的開發(fā)環(huán)境下,這樣可以加快動態(tài)調試、縮短開發(fā)周期。(4) 豐富的設計庫Max+plusⅡ提供豐富的庫單元供設計者調用,其中包括74系列的全部器件和多種特殊的邏輯功能(MacroFunction)以及新型的參數(shù)化的兆功能(MageFunction)。(5) 模塊化工具設計人員可以從各種設計輸入、處理和較驗選項中進行選擇從而使設計環(huán)境用戶化。(6) 硬件描述語言(HDL)Max+plusⅡ軟件支持各種HDL設計輸入選項,包括VHDL、Verilog HDL和Altera自己的硬件描述語言AHDL。(7)Opencore特征Max+plus軟件具有開放核的特點,允許設計人員添加自己認為有價值的宏函數(shù)。常用菜單簡介(1) MAX+PLUSⅡ菜單:  MAX+plusII:  Hierarchy Display___塔形顯示;  Graphic Editor______圖形編輯器;  Symbol Editor______符號編輯器;  Text Editor_________文本編輯器;  Waveform Editor____波形編輯器;  Floorplan Editor_____管腳編輯器;  Compiler___________編譯器;  Simulator__________仿真器;  Timing Analyzer_____時間分析;  Programmer________程序下載;  Message Processor___信息處理;(2) 文件菜單,該文件菜單隨所選功能的不同而不同?!?File:  Project:  Name…_________________項目名稱;  Set Project to Current File___將當前文件設置為項目;  Saveamp。amp。Check_____________保存并檢查文件;  Saveamp。amp。Compile___________保存并編譯文件;  Saveamp。amp。Simulator__________保存并仿真文件;  Save,Compile,Simulator____保存,編譯,仿真;  New…_________新文件;  Open…_________打開文件;  Delete File…____刪除文件;  Retrieve…______提取文件;  Close__________關閉文件;  Save___________保存文件;  Save As…______換名存文件;  Info…_________信息;  Size…_________圖紙尺寸;  Create Default Symbol______創(chuàng)建當前模塊圖形符號;  Edit Symbol_______________編輯當前模塊圖形符號;  Create Default Include File___創(chuàng)建當前包括文件;  Print…___________________打?。弧?Print Setup…______________打印設置;(3) 模板菜單,該模板使編寫VHDL和AHDL設計文件更容易和方便?!?Templates:  AHDL Template…_____AHDL模板;  VHDL Template…_____VHDL模板;  Verilog Template…_____VERILOG模板;(4) 指定菜單  Assign:  Device…________________指定器件;  Pin/Location/Chip…_______管腳,放置,芯片;  Timing Requirements…____時間需要;  Clique…________________指定一個功能組;  Logic Options…__________邏輯選擇;  Probe…_________________指定探頭;  Connected Pins…_________連接管腳;  Global Project Device Options…______設定項目中器件的參數(shù);  Global Project Parameters…_________設置項目參數(shù);  Global Project Timing Requirements..___設置時間參數(shù);  Global Project Logic Synthesis…______設置邏輯綜合;  Ignore Project Assignments…_________忽略項目指定;  Clear Project Assignments…_________清除項目指定;  Back Annotate Project…_____________返回項目指定;  Convert Obsolete Assignment Format___轉換指定格式。(5) 選擇菜單  Options:  Font_____________字形;  Text Size________文本尺寸;  Line Style_______線型;  Rubberbanding_________橡皮筋;  Show Parameters_______顯示參數(shù);  Show Probe___________顯示探頭;  Show/Pins/Locations/Chips__________顯示管腳,位置,芯片;  Show Cliquesamp。amp。Timing Requirements__顯示功能組,時間需求;  Show Logic Options________________顯示邏輯設置;  Show All_______________顯示全部;  Show Guidelines…_______顯示向導;  User Libraries…_________用戶庫;  Color Palette…__________調色板;  Preferences…___________設置?! ≡撥浖牟藛畏倍?,要想都學會有一定的難度,主要原因是資料問題。但是常用的菜單會使用還是可能的。 VHDL文本輸入設計方法初步雖然本節(jié)介紹的是基于MAX+plusII的文本輸入設計方法,但其基本設計流程是具有一般性,因而,設計的基本方法也完全適合于其它EDA工具軟件。作為實驗準備,本節(jié)將介紹利用MAX+plusII進行VHDL文本輸入設計的基本方法和流程。 編輯輸入并存盤VHDL原文件首先應該建立好工作庫目錄,以便設計工程項目的存儲。作為示例,在此設立目錄為: E:\muxfile ,作為工作庫。以便將設計過程中的相關文件存儲在此。任何一項設計都是一項工程(Project),都必須首先為此工程建立一個放置與此工程相關的所有文件的文件夾,此文件夾將被EDA軟件默認為工作庫(Work Library)。一般不同的設計項目最好放在不同的文件夾中,注意,一個設計項目可以包含多個設計文件,如頻率計。 進入Max+plusII,建立一個新的設計文件可利用WINDOWS資源管理器,新建一個文件夾。假設本項設計的文件夾取名為muxfile ,在E盤中,路徑為:E:\ muxfile 注意,文件夾不能用中文。接下去是打開MAX+plusII, 選擇菜單“File”224。“New…”,在框中選中“Text Editor file”,按“OK”按鈕,即選中了文本編輯方式。在出現(xiàn)的“Untitled Text Editor” 文本編輯窗()(2選1多路選擇器),輸入完畢后,選擇菜單“File224。Save”,“Save As”對話框。首先在“Directories”目錄框中選擇自己已建立好的存放本文件的目錄E:\MUXFILE(用鼠標雙擊此目錄,使其打開),然后在“File Name”,按“OK”按鈕,即把輸入的文件放在目錄E:\MUXFILE中了。注意, VHDL程序文本存盤的文件名必須與文件的實體名一致。 在文本編輯窗中輸入VHDL文件并存盤另應注意,文件的后綴將決定使用的語言形式,在MAX+plusII中,; ;。如果后綴正確,存盤后對應該語言的文件中的主要關鍵詞都會改變顏色。 將當前設計設定為工程為了使Max+plusII能對輸入的設計項目按設計者的要求進行各項處理,在編譯/,需要設置此文件為頂層文件(最上層文件),或稱工程文件:Project,或者說將此項設計設置成工程。選擇菜單“File”224。Project224?!癝et Project to Current File”,當前的設計工程即被指定為MUX21A 。也可以通過選“File”224?!癙roject”224?!癗ame”,在跳出的“Project Name”窗中指定E:\。設定后可以看見MAX+plusII主窗左上方()的工程項目路徑指向為:“e:\muxfile\mux21a”。這個路徑指向很重要。如果設計項目由多個設計文件組成,則應該將它們的主文件,即頂層文件設置成Project。如果要對其中某一底層文件進行單獨編譯、仿真和測試,也必須首先將其設置成Projcet。 設定當前文件為工程為了獲得與目標器件對應的,精確的時序仿真文件,在對文件編譯前必須選定最后實現(xiàn)本設計項目的目標器件,在Max+plusII環(huán)境中主要選Altera公司的FPGA或CPLD。在設定工程文件后,應該選擇用于編程的目標芯片:選擇菜單“Assign”224?!癉evice…”,在彈出的對話框中的“Device Family”下拉欄中,例如選擇FLEX10K,此窗口()的Device Family是器件序列欄,應該首先在此攔中選定目標器件對應的序列名,如EPM7128S對應的是MAX7000S系列;ACEX1K對應的是ACEX系列等。為了選擇EP1K30TC1443器件,應將此欄下方標有Show only Fastest Speed Grades的勾消去,以便顯示出所有速度級別的器件。完成器件選擇后,按OK鍵。 設定當前文件為工程在設計中,設定某項VHDL設計為工程應該注意以下3方面的問題:(1) 如果設計項目由多個VHDL文件組成,如本章給出的全加器,應先對各低層次文件(元件),如或門或半加器分別進行編輯、設置成工程、編譯、綜合、乃至仿真測試并存盤后以備后用。(2) 最后將定頂層文件(存在同一目錄中)設置為工程,統(tǒng)一處理,這時頂層文件能根據(jù)例化語句自動調用底層設計文件。(3) 在設定頂層文件為工程后,底層設計文件原來設定的元件型號和引腳鎖定信息自動失效。元件型號的選定和引腳鎖定情況始終以工程文件(頂層文件)的設定為準。同樣,仿真結果也是針對工程文件的。所以在對最后的頂層文件處理時,仍然應該對它重新設定元件型號和引腳鎖定(引腳鎖定只有在最后硬件測試時才是必須的)。如果需要對特定的底層文件(元件)進行仿真,只能將某底層文件(元件)暫時設定為工程,進行功能測試或時序仿真。 選擇VHDL文本編譯版本號和排錯選菜單“MAX+plus II”224。“Compiler”菜單() 設定VHDL編譯版本號 設定VHDL編譯版本號,需要根據(jù)自己輸入的VHDL文本格式選擇VHDL文本編譯版本號?!癐nterfaces”224。“VHDL Netlist Reader Settings”,在彈出的窗口中選“VHDL’1987”或“VHDL’1993”。這樣,編譯器將支持87或93版本的VHDL語言。這里。由于綜合器的VHDL’1993版本兼容
點擊復制文檔內容
醫(yī)療健康相關推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號-1