【正文】 pilation”進(jìn)行編譯，并得到編譯報告。 圖 54 程序輸入窗口 5 軟件仿真 20 使用分配編輯器對設(shè)計進(jìn)行編譯是為了分析和檢查設(shè)計中是否有語法和語義上的錯誤。如果沒有錯就可以，下面的信息窗口中的語句是綠色的，不會提示有錯，接下來就可以分配引腳進(jìn)行下載到硬件測試；如果出現(xiàn)錯誤，下面信息窗口中的語句全是紅色的，提示有錯誤存在，同時會給出錯誤數(shù)量，指明錯誤的出處和錯誤的原因，根據(jù)提示進(jìn)行修改，修改完后再次編譯，如果仍有錯誤就需要繼續(xù)修改，繼續(xù)編譯，直到?jīng)]有錯誤為止。 （ 4）編譯成功后，點擊菜單欄的 “ File ” → “ Create(Update)”→“ Create Symbol Files for Current File”來生成圖元符號，在圖元符號上添加輸入輸出引腳就得到了該設(shè)計的頂層電路。 圖 56 設(shè)計的頂層電路 圖 55 編譯報告 5 軟件仿真 21 軟件仿真結(jié)果 同樣利用 QuartusⅡ 軟件對編譯好的系統(tǒng)程序進(jìn)行仿真，得出仿真結(jié)果。 （ 1） 建立仿真波形文件。在菜單欄點 擊 File|New，在彈出的 New 對話框中選擇 Other File 下面的 Vector Waveform File 項，點擊 OK 就會彈出波形文件編輯窗口。 （ 2） 添加引腳。雙擊波形文件編輯窗口中 Name 下面的空 白，會彈出 Insert Node or Bus 對話框，在框中點擊 Node Finder 按鈕，在彈出的對話框中 Filter 的下拉列表框中選擇 Pins:All 選項，再點擊 List 彈出設(shè)計文件的引腳列表窗口，其中的 Nodes Founder 欄里列出了設(shè)計文件的引腳，在列表中雙擊需要的引腳或點擊》按鈕，選中的信號就會出現(xiàn)在右邊的空白欄中，點擊 OK 鈕回到 Insert Node or Bus 對話框，再點擊 OK 鈕，選中的引腳就出現(xiàn)在波形文件編輯窗口中 Name 欄了，表示引腳已經(jīng)添加成功。 （ 3） 編輯輸入波形并保存。波形編輯 窗口中波形觀察窗左邊是輸入引腳，在其右邊對應(yīng)位置可以編輯波形。編輯波形時，先選中輸入引腳名，然后用鼠標(biāo)在其右邊輸入波形上選擇需要改變的黑色區(qū)域，接著在左邊工具欄中選擇相關(guān)按鈕進(jìn)行設(shè)置。 （ 4） 波形仿真。在菜單欄中選擇 Assignments|Setting，接著選擇 Simulator Setting項，在 Simulation mode 的下拉列表中選擇 Timing 命令，然后點擊工具欄中的仿真命令按鈕，開始仿真，并得到仿真結(jié)果。為了清楚主支干道通行狀態(tài)，特將主支干道的三個信號燈分別列出來。 圖 57 主支干道有車仿真圖 5 軟件仿真 22 圖 58 支干道有車而主干道無車仿真圖 圖 59 主干道有車而支干道無車仿真圖 6 硬件測試與結(jié)果 23 6 硬件測試與結(jié)果 硬件下載測試 引腳分配 將交通燈控制器的編程文件下載到硬件進(jìn)行測試驗證之前，要進(jìn)行引腳分配，將輸入和輸出信號鎖定到目標(biāo)器件的引腳上。點擊菜單欄目中“ Assignments” →“ Pin Planner”，在彈出的引腳規(guī)劃器窗口根據(jù)輸入和輸出信號選擇合適的引腳進(jìn)行分配。引腳分配完成后，還需要進(jìn)行一次編譯，檢查所分配的引腳是否正確可用，同時才能將輸入和輸出信號鎖定到目標(biāo)器件 的引腳上。 硬件下載 引腳分配完成，經(jīng)過編譯沒有任何問題，就可以將設(shè)計的交通燈控制器的編程 圖 61 引腳分配窗口 6 硬件測試與結(jié)果 24 文件通過計算機(jī)利用下載電纜下載到 FPGA 硬件中進(jìn)行測試。 （ 1） 配置下載電纜。在菜單欄目中點擊“ Tools” →“ Programmer” ,在彈出的沒有經(jīng)過配置的下載窗口中，點擊硬件配置按鈕 Hardware Setup，在彈出的硬件配置對話窗口中，點擊添加硬件按鈕 Add Hardware，會彈出下載電纜選擇窗口，在窗口中下拉硬件類型 Hardware Type 列表框，可選擇所計算機(jī)中所安裝的下載電纜 USBBlaster [USB0]，最后點擊 OK 按鈕。完成下載電纜配置后，如果一直保持下載電纜不變得情況下，下次使用時不需要再進(jìn)行配置。已經(jīng)配置過的下載電纜，在硬件配置窗口中的可用硬件項目欄中會顯示出來。 （ 2） JTAG 模式下載。一打開配置窗口，可以看見窗口的右邊模式一欄顯示的是 JTAG，因為 QuartusⅡ 軟件的默認(rèn)下載模式就是 JTAG 模式，該模式的下載文件是 .sof 格式的。只需在項目確認(rèn)欄下面的方框 上做勾選。然后，將下載電纜和硬件都連接到計算機(jī)上，開 FPGA 硬件電源開關(guān)，此時下載電纜上的指示燈為紅色。接著，點擊開始按鈕 start，計算機(jī)就開始將交通燈控制器的編程文件向 FPGA 硬件下載了，下載電纜的指示燈變成藍(lán)色。當(dāng)下載完成時，下載電纜的指示燈有恢復(fù)為紅色，交通燈控制器的系統(tǒng)程序就已經(jīng)下載到 FPGA 硬件中了。交通燈控制器系統(tǒng)程序一旦下載完成就開始在 FPGA 硬件中運行。 硬件測試結(jié)果 將制作的交通信號燈根據(jù)引腳分配與 FPGA 開發(fā)板連接，下載設(shè)計的系統(tǒng)程序 圖 62 下載窗口 6 硬件測試與結(jié)果 25 到 FPGA 中，可以看見交通信號燈的工作情況 。交通信號燈一開始處于 A 狀態(tài)，即主干道亮綠燈而支干道亮紅燈的狀態(tài)，并從 35 秒開始倒計時。由于計時器設(shè)置的初始時間為 23 時 59 分 50 秒，計時到達(dá) 24 點時，盡管交通信號燈目前所處 A狀態(tài)的倒計時還沒結(jié)束，還是直接從 A 狀態(tài)跳變到 E 狀態(tài)，即主干道和支干道都亮黃燈的狀態(tài)，停止切換并且沒有倒計時顯示。直到計時器計時到早上 6 點，交通信號燈才回到 A 狀態(tài) ,并且按照 A— B— C— D— A?? 的順序循環(huán)切換，同時顯示相應(yīng)的倒計時。 總的來說，本次設(shè)計基本上達(dá)到了設(shè)計要求，實現(xiàn)了交通燈控制器的基本功能，但是還存在一些不足的地方，有待進(jìn)一 步的改進(jìn)完善。 結(jié)論 26 結(jié) 論 本設(shè)計是基于 FPGA 的交通燈控制器設(shè)計，為完成這個設(shè)計下了不少功夫。首先，通過書籍和網(wǎng)絡(luò)查找相關(guān)資料，了解交通燈控制器的發(fā)展背景與現(xiàn)狀，學(xué)習(xí)人家的設(shè)計經(jīng)驗，同時確定自己設(shè)計的方向和設(shè)計思路。然后，根據(jù)自己的設(shè)計思路對交通燈控制器的性能進(jìn)行分析，進(jìn)行系統(tǒng)程序的編寫，并對程序進(jìn)行調(diào)試。然后，將編譯好的系統(tǒng)程序下載到硬件中進(jìn)行測試和修改，直到滿足設(shè)計要求為止。最后，根據(jù)整個設(shè)計過程撰寫論文。 本次設(shè)計的交通燈控制器實現(xiàn)了對交通信號燈的控制功能，使交通信號燈 在根據(jù)檢測前方是否有車輛 ，當(dāng)某方向有車輛時，可以提前放行，否則就按照設(shè)定的順序來切換 。在早上 6 點到晚上 12 點這段時間里交通信號燈按照設(shè)定的順序循環(huán)切換信號來指揮交通，此時主干道和支干道的通行狀態(tài)是相互轉(zhuǎn)換的，并且對應(yīng)的狀態(tài)顯示對應(yīng)的倒計時，而在 0 點到早上 6 點這段時間里交通信號燈停止信號切換，此時主干道和支干道都可以通行且無倒計時顯示。 在完成本次設(shè)計過程中，我也遇到了不少問題，每個問題都讓人手腳無措，讓人心生焦慮。例如，在起初編寫程序時，關(guān)于計時器模塊的設(shè)計，一開始用了許多方案都沒能成功，后來經(jīng)過多方查閱相關(guān)資料，總結(jié)人家的設(shè)計經(jīng) 驗，終于完成了自己的計時器設(shè)計。接著在利用計時器控制交通信號燈工作狀態(tài)變化的部分又遇到了問題，一遍遍修改程序，一遍遍失敗，連周圍的同學(xué)深受影響，最后在通過老師的點撥，總算弄出來了。還有在制作交通信號燈過程中，由于自己不經(jīng)常動手做電路板，焊出來的實物相當(dāng)只能勉強(qiáng)實現(xiàn)功能，毫無技術(shù)，完全沒有標(biāo)準(zhǔn)可言。 總的來說，本次設(shè)計基本上達(dá)到了設(shè)計要求，但是由于自身知識方面的欠缺，技術(shù)水平有限，因此在此次設(shè)計中還存在許多不足之處，需要進(jìn)一步改善。雖然在各種問題的伴隨下，基本完成了本次設(shè)計，但是對于自身存在的不足之處，在今后 的工作生活中會不斷改善，彌補(bǔ)不足。 參考文獻(xiàn) 27 參 考 文 獻(xiàn) [1] 楚巖等 . 基于 FPG A 的交通信號燈控制系統(tǒng) [J]. 現(xiàn)代電子技術(shù)， 2021(05):184186. [2] 任文平，梁竹關(guān)，李鵬，申東婭 . EDA 技術(shù)與 FPGA 實例開發(fā) [M]. 北京：機(jī)械工業(yè)出版社， 2021， 10. [3] 陳欣波等． Altera FPGA 工程師成長手冊 [M]．北京：清華大學(xué)出版社， 2021， 6． [4] 周景潤，蘇良碧 . 基于 Quartus II 的數(shù)字系統(tǒng) Verilog HDL 設(shè)計實例詳解 [M]. 北京：電子工業(yè)出版社， 2021. [5] 王 誠，蔡海寧，吳繼華 . Altera FPGA/CPLD 設(shè)計 [M]. 北京：人民郵電出版社， 2021. [6] 徐志軍，王金明，尹廷輝，蘇勇 . EDA 技術(shù)與 PLD 設(shè)計 [M]. 北京：人民郵電出版社，2021， 2． [7] 金琳 . 基于 EDA 技術(shù)的頻率計系統(tǒng)設(shè)計 [D]. 長春：吉林大學(xué)， 2021. [8] 潘松，黃繼業(yè) . EDA 技術(shù)應(yīng)用教程 [M]. 北京：科學(xué)大學(xué)出版社， 2021． [9] 朱正偉 . EDA 技術(shù)及應(yīng)用 [M]. 北京：清華大學(xué)出版社， 2021. [10] 劉天浩 . 基于 CPLD 交通燈控制系統(tǒng)的設(shè)計研究 [J]. 實驗科學(xué)， 2021(1): 6871． [11] 鄭亞民，董曉舟 . 可編程邏輯器件開發(fā)軟件 Quartus II [M]. 北京：國防工業(yè)出版社，2021. [12] 孟先軍 . 基于泛布爾代數(shù)的交通信號控制系統(tǒng)研究與設(shè)計 [D]. 武漢：武漢理工大學(xué)，2021． [13] 夏璞，師衛(wèi) . 硬件描述語言與數(shù)字電路設(shè)計 [J]. 電力學(xué)報， 2021,24(2):156159. [14] 楊軍等 . 基于 FPGA 的數(shù)字系統(tǒng)設(shè)計與實踐 [M]. 北京：電子工業(yè)出版社， 2021， 1. [15] 王金明 . 數(shù)字系統(tǒng)設(shè)計與 Verilog HDL [M]. 北京：電子工業(yè)出版社， 2021. [16] 沈明山 . EDA 技術(shù)及可編程器件應(yīng)用實訓(xùn) [M]. 北京：科學(xué)出版社， 2021. [17] 楊恒，方飛成 . FPGA/VHDL 快速工程實踐入門與提高 [M]. 北京：北京航空航天出版社， 2021. [18] 彭汪民等 . FPGA 的模糊控制交通燈控制器控制方案設(shè)計 [J]. 單片機(jī)與嵌入式系統(tǒng)應(yīng)用， 2021(11):4951. [19] 林倩等 . 基于 FPGA 的步行街自助式交通燈控制器的設(shè)計 [J]. 計算機(jī)技術(shù)與發(fā)展，2021， 23(04):223226. [20] 馮競楠等 .用有限狀態(tài)機(jī)的交通燈控制系統(tǒng)設(shè)計與仿真 [J]. 電子設(shè)計工 程， 2021( 06): 156159. [21] 何峰 . 基于 Verilog HDL 設(shè)計的交通燈控制器系統(tǒng) [J]. 現(xiàn)代電子技術(shù)， 2021. 參考文獻(xiàn) 28 [22] 袁海林，劉思頌，黃薇 . 基于 FPGA 的交通燈的設(shè)計與實現(xiàn) [J]. 電子質(zhì)量，2021(03):1518. [23] 王維松等 . 十字路口智能交通燈控制系統(tǒng)的 FPGA 實現(xiàn) [J]. 電子科技， 2021(25):3744. [24] Wolf W. FPGA Based System Design. Prentice Hall， 2021. [25] Bonavita M， Isaksen L. On the use of EDA background error variances in the ECMWF 4DVar [J]. Quarterly journal of the royal meteorological society， 2021， 138(667)： 15401559. [26] Ichikawa S， Akinaka M， Hata H， et al. An FPGA implementation of hardwired sequence control system based on PC software [J]. IEEJ transactions on electrical and electronic engi