freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

基于fpga的通用異步收發(fā)器設(shè)計-資料下載頁

2025-06-20 02:14本頁面
  

【正文】 //復(fù)位計數(shù)器 count_bit = 439。b0。 RI = 139。b0。 StartF = 139。b1。 end else RI = 139。b1。 end else begin count = count+139。b1。 //位接收狀態(tài)加1 if(count==439。d6) bit_collect[0] = RXD。 //數(shù)據(jù)采集 if(count==439。d7) bit_collect[1] = RXD。 //數(shù)據(jù)采集 if(count==439。d8) begin bit_collect[2] = RXD。 //數(shù)據(jù)采集 UartBuff[count_bit] = bit。 count_bit = count_bit+139。b1。//位計數(shù)器加1 if((count_bit==439。d1)amp。amp。(UartBuff[0]==139。b1))//判斷開始位是否為0 begin StartF = 139。b0。 //標(biāo)志開始接收 end RI = 139。b0。 //中斷標(biāo)志位低 end if(count_bit439。d9) //檢測是否接收結(jié)束 begin RI = 139。b1。 //中斷標(biāo)志為高標(biāo)志轉(zhuǎn)換結(jié)束 StartF = 139。b0。 end end endendassign Dataout = UartBuff[8:1]。 //取出數(shù)據(jù)位 endmodule  接收器進(jìn)入準(zhǔn)備接收數(shù)據(jù)狀態(tài),不斷監(jiān)視串行輸入線RXD端,如果出現(xiàn)低電平,立刻啟動起始位檢測電路進(jìn)行確認(rèn),一旦確認(rèn)為接收到正確的起始位,則以波特率作為采樣時鐘,對每個數(shù)據(jù)位的中間位置采樣一次,并把采樣到的信息以移位方式送人接收移位寄存器RSR。接收到一幀數(shù)據(jù)位后,把串行數(shù)據(jù)轉(zhuǎn)化成并行數(shù)據(jù),并進(jìn)行奇偶校驗(yàn)、停止位、中止態(tài)的檢查。接收完畢后,DAT_READ置1。 接收模塊功能仿真  二進(jìn)制數(shù)11101010從引腳RXD串行輸入,接收器先要捕捉起始位,在RDN信號為0條件下,啟動接收程序,計數(shù)器開始計數(shù),數(shù)據(jù)從RXD[7..0]串行輸入,由接收移位寄存器RSR[7..0]逐位移位接收,并在接收完成時傳送給接收緩沖寄存器RBR[7..0],最后接收緩沖寄存器RBR[7..0]將接收的數(shù)據(jù)傳送至DOUT[7..0],由它并行輸出,同時輸出一個接收數(shù)據(jù)準(zhǔn)備好信號DATA _RE標(biāo)志數(shù)據(jù)接收完畢。 波特率發(fā)生器模塊 波特率發(fā)生器模塊及其功能  波特率發(fā)生器模塊主要用于產(chǎn)生接收模塊和發(fā)送模塊的時鐘頻率,其實(shí)質(zhì)就是一個分頻器,可以根據(jù)給定的系統(tǒng)時鐘頻率和要求的波特率算出波特率分頻因子,作為分頻器的分頻數(shù)。波特率發(fā)生器產(chǎn)生的時鐘頻率CLK16X不是波特率時鐘頻率CLK,而是波特率時鐘頻率CLK的16倍。波特率的計算按照計算公式進(jìn)行,在設(shè)置最高波特率時一定要考慮模擬串口程序代碼的執(zhí)行時間,該定時時間必須大于模擬串口的程序的規(guī)定時間。單片機(jī)的執(zhí)行速度越快,則可以實(shí)現(xiàn)更高的串口通訊速度。[1]UART在發(fā)送或接收數(shù)據(jù)時,使用的時鐘信號頻率f是波特率(b=9 600 b/s)的16倍,由外部系統(tǒng)時鐘進(jìn)行16分頻得到。UART每16個波特時鐘發(fā)送或接收一個二進(jìn)制位,設(shè)計中采用的晶振頻率c=25 MHz,那么波特率發(fā)生器輸出的時鐘信號周期為:4. 結(jié)語UlART是廣泛使用的串行數(shù)據(jù)通信電路,因其要求的傳輸線少,可靠性高,傳輸距離遠(yuǎn),所以系統(tǒng)間互聯(lián)常采用異步串行通信接口方式。本文用Verilog HDL語言,結(jié)合有限狀態(tài)機(jī)的設(shè)計方法實(shí)現(xiàn)了UART的功能,將其核心功能集成到FPGA上,使整體設(shè)計緊湊、小巧,實(shí)現(xiàn)的UART功能穩(wěn)定、可靠。 參考文獻(xiàn)【1】單片機(jī)軟件UART(通用異步接收/發(fā)送裝置)的設(shè)計資料.電子電路網(wǎng)[引用日期 20120531].
點(diǎn)擊復(fù)制文檔內(nèi)容
環(huán)評公示相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號-1