【正文】 以便于各單片機同步，所以在這里采用內部時鐘方式。該芯片內部有一個由高增益反相放大器構成的內部振蕩器，引腳XTAL1和XTAL2分別是該振蕩器的輸入端和輸出端。在這兩個引腳上外接石英晶體或陶瓷諧振器，組成并聯(lián)諧振回路，便可產生內部時鐘源。圖中電容器CC2的作用是穩(wěn)定頻率和快速起振，對于它們雖然沒有十分嚴格的要求，但電容容量的大小會輕微影響振蕩頻率的高低、振蕩器工作的穩(wěn)定性、起振的難易程度及溫度穩(wěn)定性，如果使用石英晶體，推薦電容使用，30pF177。10pF而如果使用陶瓷諧振器推薦電容選擇40pF177。10pF。這里我采用頻率為12MHz的石英晶體（簡稱晶振），故采用30pF外接電容。復位電路是使單片機處于某種確定的初始狀態(tài)，當在AT89C51的RST引腳輸入一個高電平并保持2個機器周期時，單片機內部就執(zhí)行復位操作。此功能采用上電復位電路，上該方式要求接通電源后，單片機自動實現(xiàn)復位操作。具體實現(xiàn)是在VCC與GND引腳之間接入RC電路。上電瞬間RST引腳的電位與VCC相同，隨著電容C的充電，RST引腳的高電平將逐漸下降。RST引腳的高電平只要能保持2個機器周期，而剛好單片機就可以進行復位操作。該電路典型的電阻和電容參數(shù)為：晶振頻率為12MHz時，C為10uF，；晶振頻率為6MHz時，C為22uF，R為1k?，本設計中采用12MHz晶振。 頻率合成模塊當控制模塊將頻率控制字、控制信號經電平轉換電路送給DDS后，DDS將根據(jù)置入的工作參數(shù)工作于相應模式，實現(xiàn)輸出所需頻率的正弦波。 根據(jù)要求，本模塊選用AD9852芯片。 AD9852的引腳說明 AD9852的引腳排列如圖53所示：圖53 AD9852引腳分布圖各引腳說明見表52：表52 AD9852芯片引腳說明：管腳號管腳名稱功能描述18D7D0并行編程模式下的8位數(shù)據(jù)I/O口。1418A5A0并行編程模式下的6位并行地址口。其中，Pin17與串行通信的復位端復用，Pin18與串行數(shù)據(jù)輸出口復用(3線模式)，Pin19與串行數(shù)據(jù)I/O口復用(2線模式)。9,10,23,24,25,73,74,79,80DVDD數(shù)字電路電源端。11,12,26,27,28,72,75,76,77,78DGND數(shù)字地。31,32,37,38,44,50,54,60,65AVDD模擬電路電源端。電路設計時，應加強DVDD和AVDD之間的去耦，以防噪聲相互串擾。33,34,39,40,41,45,46,47,53,59,62,66,67AGND模擬地。13,35,57,58, 63NC內部無連接的引腳，布線時可以懸空。20I/O UD CLK頻率更新端口。要向AD9852寄存器內寫數(shù)據(jù)，先是寫到端口的緩沖器里，等工作模式所需的數(shù)據(jù)寫完后，再在此引腳下上加一持續(xù)至少8個系統(tǒng)時鐘周期的高電平，這時DDS芯片按照所設置的方式運行。頻率更新也可以設置成內部更新模式，這時DDS按照UDC寄存器設置的值定時自動更新，同時輸出持續(xù)8個系統(tǒng)時鐘周期高電平的同步信號。21WRB/SCLK并行模式下的寫控制端，與串行模式時鐘信號輸入端復用。22RDB/CSB并行模式下的讀控制端，與串行模式片選端復用。29FSK/BPSK/HOLD多功能復用引腳FSK工作模式下，低電平選擇頻率F1，高電平選F2；BPSK模式時，低電平選相位1，高電平選相位2；Chirp模式時，高電平使DDS輸出保持當前頻率。30SHAPED KEYING高電平使DDS輸出有一個調幅過程，若電路設計為低電平，DDS將沒有輸出。36VOUT高速比較器輸出端。42VINP比較器正電壓輸入端。43VINN比較器負電壓輸入端。48IOUT1余弦DAC單極電流輸出端。49IOUT1B余弦DAC單極電流互補輸出端。51IOUT2B控制DAC單極電流互補輸出端。55DACBPDAC旁路電容連接端。56DAC RSETDAC滿幅輸出設置：RSET=。61PLL FILTER(Pin60)，構成參考源倍頻PLL環(huán)路濾波器的零補償網(wǎng)絡。64DIFF CLK ENABLE差分時鐘使能端，高電平有效。AD9852的時鐘輸入有兩種方式：單端時鐘信號輸入或差分時鐘的另一端入端。68REFCLKB差分時鐘的互補輸入端。69REFCLK單端輸入端。70S/P SELECT編程模式選擇端。邏輯高選擇并行模式。71MASTER RESETAD9852的復位端，持續(xù)10個系統(tǒng)時鐘周期的高電平可以準確復位，內部寄存器的狀態(tài)為缺省狀態(tài)。AD9852是COMS工藝，供電電壓是+，而AT89C51是+5V供電，所以存在TTL電路和COMS電路的電平轉換問題。在本設計中采用PHILIPS公司的74LVT245B作為邏輯電平的轉換器件。74LVT245B的引腳分布如圖54所示，各引腳說明見表53。圖54 74LVT245B的引腳分布表53 74LVT245B引腳說明管腳號管腳名稱功能描述1DIR方向控制端29A0A7數(shù)據(jù)輸入/輸出端1118B0B7數(shù)據(jù)輸入/輸出端19ōē使能端，底電平有效。10GND地20VCC電源電壓，+。當ōē使能端為低電平時，74LVT245B芯片工作，同時DIR為高電平，A0A7作為TTL電路+5V輸入端，B0B7接+；ōē和DIR同時為低電平時，則B0B為COMS電路+，A0A7接+5V供電的TTL電路，輸出等于B0B7，實現(xiàn)電平轉換。 對DAC輸出的階梯波S(t)中除主頻f0外，還存在分布在fc，2fc……兩邊f(xié)0處的非諧波分量，幅值包絡為辛格函數(shù)，因此為了取出主頻f0，必須在DAC的輸出端接入截止頻率為fc/2的低通濾波器。在實際設計濾波器過程中，人們用一個可實現(xiàn)的衰減特性來逼近理想特性，根據(jù)不同的逼近準則，采用不同的衰減特性，有不同的頻響濾波器。低通濾波器的頻率響應主要有三種：巴特沃茲濾波器，切比雪夫濾波器和橢圓函數(shù)濾波器。巴特沃茲低通濾波器的響應最為平坦，它的通帶內沒有波紋，趨向阻帶時衰減單調增大。它的缺點是過渡帶最寬，對于帶外干擾信號的衰減作用最弱。切比雪夫濾波器在通帶內衰減在零值和一個上限值之間做等起伏變化，阻帶內衰減單調增大。如果系統(tǒng)對過渡帶的要求不是很苛刻，而阻帶內需濾除信號的位置很難預測的情況下，最好采用切比雪夫型濾波器。橢圓濾波器的衰減在通帶和阻帶內都等起伏變化。比較來看，就阻帶衰減的陡度而言，以橢圓函數(shù)濾波器最好、切比雪夫型次之、巴特沃斯型最差。但就電路的復雜度來言，切比雪夫型和巴特沃斯型具有同樣的結構，而橢圓函數(shù)濾波器稍顯復雜。所以我選用切比雪夫濾波器進行設計。在濾波器的設計中，通常將低通原型濾波器的阻抗和頻率作歸一化處理，使得濾波器的設計得以簡化。阻抗歸一化是以負載電阻RL為1來轉換濾波器的各元件值的。以帶撇的符號代表歸一化元件值，不帶撇的符號為實際元件值，則得到如下變換公式：R = R? ? RL 公式(53a) L = L? ? RL 公式(53b) C = C? / RL 公式(53c)頻率歸一化是以截止頻率ωC為1來轉換濾波器的各元件值的。即歸一化頻率為： ? = ω / ωC 公式(54) 以帶撇的符號代表歸一化元件值，不帶撇的符號代表實際元件值，則得到如下變換公式： L = L? / ωC 公式(55a) C = C? / ωC 公式(55b)在工程計算中，查表得到的是頻率和阻抗都已歸一化了的元件值，要標定成實際需要的截止頻率和負載電阻時的元件值，應該按如下公式進行計算： R = R? ? RL 公式(56a) L = (RL/ωC) ? RL 公式(56b) C = C/(ωc ? RL) 公式(56c) ω = ?? ωc 公式(56d)圖56給出了歸一化切比雪夫型低通濾波器的響應曲線和基本的網(wǎng)絡結構。圖56 歸一化切比雪夫型低通濾波器的響應和基本結構其Ar為通帶最大波紋衰減，ωAr稱為等波紋帶寬。根據(jù)給定的阻帶最小衰減As及對應的阻帶帶邊頻率ωS，定義濾波器的帶寬比為y=ωs/ωAr，這樣就可以確定出濾波器的復雜度n來。對于切比雪夫型濾波器，不管Ar取何值，均將截止頻率定義為通帶邊緣衰減為3dB時的頻率，即ωc=ω3dB。根據(jù)不同的Ar，ωAr和n，可以查表求得ωc。這樣就可以從歸一化元件值表中查得歸一化元件值，然后利用綜合標定公式(54)可求出濾波網(wǎng)絡的各元件的實際值。在本設計中，對于AD9852的余弦DAC輸出，需要設計一個截止頻率為fc/2=30/2=15MHz帶寬的低通濾波器。，而30MHz以上衰減大于60dB。根據(jù)濾波器的設計方法，選擇切比雪夫型低通濾波器，經過計算得到實際電路如圖57所示。 圖57 15MHz低通濾波器電路圖為了抑制雜散，方案中在AD9852的DAC輸出端加上截止頻率為15MHz的低通濾波器。同時在放大電路的輸出端加也要加上低通濾波器來抑制放大模塊所產生的諧波。所以要實現(xiàn)各項指標，應在電路中使用兩個上圖截止頻率為15MHz的7階切比雪夫濾波器。 放大電路AD9852的輸出信號功率大約為－8dBm，而這顯然不能滿足要求，因此選用了mini公司的一款優(yōu)秀的放大模塊ERA－3來對信號進行放大(約20dBm)。同時在輸出端加上低通濾波器來抑制放大模塊所產生的諧波。ERA－3有四個管腳，兩個腳接地，一個輸入，另一個為輸出。其典型偏置如下圖58所示： 圖58 放大電路 結 束 語現(xiàn)代通信與電子系統(tǒng)的飛速發(fā)展，對頻率合成技術在多個性能方面提出了更高的要求，也使得頻率合成技術朝著集成化、程控化、數(shù)字化、小型化、頻率范圍的寬帶化、頻率間隔的微細化、頻率轉化的高速化這樣一個方向發(fā)展。這也必將使得頻率合成技術在信號合成、儀器儀表、現(xiàn)代通信、軟件無線電等領域得到更加廣泛的應用。直接數(shù)字頻率合成（DDS）是一種新型的頻率合成技術，它代表了頻率合成技術數(shù)字化發(fā)展的新方向。與傳統(tǒng)的頻率合成方法相比，DDS合成方法具有頻率切換快、頻率分辨率高、相位變化連續(xù)等一系列突出優(yōu)點。因直接數(shù)字頻率合成（DDS）技術其較其它頻率合成技術具有諸多優(yōu)點，得到廣泛的發(fā)展和應用。DDS芯片將繼續(xù)運用于CDMA移動通信系統(tǒng)和GPS全球衛(wèi)星定位系統(tǒng)中，發(fā)揮它抗干擾能力強的特性。DDS芯片在跳頻頻率合成器中的應用也會變得越來越廣泛，在高速跳變頻率合成器的設計中也采用了DDS的一系列芯片，實現(xiàn)了高速跳頻。未來DDS會在醫(yī)學、工業(yè)、儀器儀表、通信、國防等眾多領域有更好的發(fā)展前景。致 謝 為期一個多月的畢業(yè)設計即將結束了，在這期間，我在**老師和同學們的幫助下，完成了DDS頻率合成器的畢業(yè)設計。在本文的撰寫過程中，黃麗賢老師作為我的指導老師，她治學嚴謹，學識淵博，視野廣闊，為我營造了一種良好的學術氛圍。置身其間，耳濡目染，潛移默化，使我不僅接受了全新的思想觀念，樹立了明確的學術目標，領會了基本的思考方式，掌握了通用的研究方法，而且還明白了許多待人接物與為人處世的道理。其嚴以律己、寬以待人的崇高風范，樸實無華、平易近人的人格魅力，與無微不至、感人至深的人文關懷，令人如沐春風，倍感溫馨。正是由于她在百忙之中多次審閱全文，對細節(jié)進行修改，并為本文的撰寫提供了許多中肯而且寶貴的意見，本文才得以成型。由衷地感謝我的父母，我的家人，感謝他們一直以來對我的關愛和支持！感謝大學四年來所有的老師，感謝**學院，感謝你們精心培養(yǎng)了我，教會了我思考，教會了我許多做人和做事的道理。感謝所有我需要感謝的人，在此，我謹表示深深的謝意！ 參 考 文 獻[1] (第一版)[M].西安:西安交通大學出版社,1995. [2] [J].微電子學.[3] [J].西安石油學院學報,1994,9(3):4749.[4] 曹太強 [J].重慶三峽學院學報,2004,20(2):120124.[5] [J].系統(tǒng)工程與電子技術.[6] 費元春 陳世偉 [J].電子學報.[7] [J].江蘇技術師范學院學報,2003,9(2):1823.[8] 王玉珍 [J].宇航計測技術,2003,23(3):6164.[9] 梅文華. 等 跳頻通信. 國防工業(yè)出版社，2005 [10] 北京福星曉程電子科技股份有限公司，芯片手冊 PL2000\