基于cpld智能交通控制系統(tǒng)-資料下載頁(yè)
2025-06-18 17:03本頁(yè)面
【正文】 回顧前面五章的介紹，可以歸納為以下幾點(diǎn):首先闡述了本課題的研究背景，分析了智能交通燈目前的現(xiàn)狀，探討利用FPGA實(shí)現(xiàn)智能交通控制系統(tǒng)的意義。然后介紹了利用可編程器件實(shí)現(xiàn)智能交通控制系統(tǒng)的技術(shù)關(guān)鍵，包括智能交通控制系統(tǒng)的基本理論系統(tǒng)性能等以及FPGA的基礎(chǔ)知識(shí)如結(jié)構(gòu)特點(diǎn)、開(kāi)發(fā)流程、使用工具等。第三，介紹了利用現(xiàn)場(chǎng)可編程邏輯門(mén)陣列FPGA實(shí)現(xiàn)智能交通控制系統(tǒng)的原理、電路結(jié)構(gòu)、優(yōu)化方法等。重點(diǎn)介紹智能交通控制系統(tǒng)在FPGA中的實(shí)現(xiàn)方法。第四，在完成系統(tǒng)的核心部分設(shè)計(jì)之后，對(duì)外圍電路的設(shè)計(jì)進(jìn)行了詳細(xì)討論，并給出合適的方案。致謝本論文的工作是在我的畢業(yè)設(shè)計(jì)指導(dǎo)老師劉明蘭教授的悉心指導(dǎo)下完成的，導(dǎo)師嚴(yán)謹(jǐn)?shù)闹螌W(xué)態(tài)度和科學(xué)的工作方法給了我極大的影響和幫助，他的博學(xué)多識(shí)給予我大量的指導(dǎo)，正是在導(dǎo)師的諄諄教導(dǎo)下，我不斷克服來(lái)自于方方面面的困難，最終較為順利的完成了畢業(yè)設(shè)計(jì)工作，在此向我的指導(dǎo)老師致以深沉的敬意和誠(chéng)摯的謝意!感謝班上一起學(xué)習(xí)的陳雨珩、程星、夏鵬飛、田銳等同學(xué)，他們給予了我諸多鼓勵(lì)和幫助，有了你們生活更精彩，這里表示衷心的感謝!最后，衷心的感謝家人對(duì)我的關(guān)心、理解和支持。參考文獻(xiàn)[1]:人民郵電出版社,2007[2]:機(jī)械工業(yè)出版社,2007[3]:西安電子科技大學(xué)出版社,2004[4] FPGA/CPLD設(shè)計(jì)(基礎(chǔ)篇).北京:人民郵電出版社,2005[5] FPGA/CPLD設(shè)計(jì)(高級(jí)篇).北京:人民郵電出版社,2005[6]:清華大學(xué)出版社,2006[7]:北京航空航天大學(xué)出版社,2007 [8]:清華大學(xué)出版社,2008[9]:清華大學(xué)出版社,2005[10]、:清華大學(xué)出版社,2002[11]:清華大學(xué)出版社,2003[12]:人民郵電出版社,2007[13] II的FPGA/:電子工業(yè)出版社,2007附錄1交通燈控制模塊程序：交通燈系統(tǒng)最后完成日期 06/05/28LIBRARY ieee。USE 。USE 。ENTITY jtd IS PORT( start, clk: IN std_logic。 digih,digil: OUT std_logic_vector(6 DOWNTO 0)。 數(shù)碼管高低位 led : OUT std_logic_vector(5 DOWNTO 0))。主紅,綠,黃。次紅,綠,黃END jtd。ARCHITECTURE rtl OF jtd ISTYPE STATES IS (s1,s2,s3,s4)。SIGNAL state:STATES。BEGIN PROCESS(clk) VARIABLE en:std_logic_vector(1 downto 0)。 狀態(tài)控制信號(hào) VARIABLE dh:integer RANGE 0 to 3。 VARIABLE dl:integer RANGE 0 to 9。 begin IF start=39。039。 THEN dh:=3。dl:=0。en:=00。 ELSIF rising_edge(clk) THEN IF state=s1 THEN 主綠,次紅 IF dh=0 and dl=0 THEN en:=01。dl:=5。 ELSIF dl=0 THEN dl:=9。 dh:=dh1。 ELSe dl:=dl1。 END IF。 END IF。 IF state=s2 THEN 主黃,次紅 IF dl=0 THEN en:=10。dh:=2。 ELSe dl:=dl1。 END IF。 END IF。 IF state=s3 THEN 主紅,次綠 IF dh=0 and dl=0 THEN en:=11。dl:=5。 ELSIF dl=0 THEN dl:=9。 dh:=dh1。 ELSe dl:=dl1。 END IF。 END IF。 IF state=s4 THEN 主紅,次黃 IF dl=0 THEN en:=00。dh:=3。 ELSe dl:=dl1。 END IF。 END IF。 END IF。 CASE dh IS 數(shù)碼管高位譯碼 WHEN 0=digih=0111111。 WHEN 1=digih=0000110。 WHEN 2=digih=1011011。 WHEN 3=digih=1001111。 WHEN OTHERS=NULL。 END CASE。 CASE dl IS 數(shù)碼管低位譯碼 WHEN 0=digil=0111111。 WHEN 1=digil=0000110。 WHEN 2=digil=1011011。 WHEN 3=digil=1001111。 WHEN 4=digil=1100110。 WHEN 5=digil=1101101。 WHEN 6=digil=1111101。 WHEN 7=digil=0000111。 WHEN 8=digil=1111111。 WHEN 9=digil=1101111。 WHEN OTHERS=NULL。 END CASE。 CASE en IS 交通燈狀態(tài)控制 WHEN 00=state=s1。led=010100。 WHEN 01=state=s2。led=001100。 WHEN 10=state=s3。led=100010。 WHEN 11=state=s4。led=100001。 WHEN OTHERS=NULL。 END CASE。 END PROCESS。END rtl。附錄2CPLD硬件電路圖：附錄3顯示及串口硬件電路圖：25
教學(xué)教案相關(guān)推薦
鄂ICP備17016276號(hào)-1