緒論及工藝基礎(chǔ)ppt課件-資料下載頁
2025-05-12 12:06本頁面
【正文】 微電子未來挑戰(zhàn)：經(jīng)濟(jì)因素 42 $1$10$100$ 1 , 0 0 0$ 1 0 , 0 0 0$ 1 0 0 , 0 0 01960 1970 1980 1990 2022 2022Litho Tool Cost ($K)G. Moore ISSCC 03 Litho Cost $1$10$100$ 1 , 0 0 0$ 1 0 , 0 0 01960 1970 1980 1990 2022 2022Fab Cost ($M) FAB Cost 1 . E0 61 . E0 51 . E0 41 . E0 31 . E0 21 . E0 11960 1970 1980 1990 2022 2022$/Transistor$ per Transistor 1 . E0 21 . E0 11 . E+0 01 . E+0 11 . E+0 21 . E+0 31 . E+0 41960 1970 1980 1990 2022 2022$/MIPs$ per MIPS 43 經(jīng)濟(jì)因素：加工費(fèi)用 ?研制成本每代產(chǎn)品增加 ?增加工藝步驟每代成本增加 ?設(shè)備費(fèi)用 ?封裝價(jià)格 ?能源價(jià)格 集成電路原理與設(shè)計(jì) 集成電路制作工藝：工藝基礎(chǔ) 45 第二章 集成電路制作工藝 ? 集成電路加工的基本操作 ? MOS結(jié)構(gòu)和分類 ? N阱 CMOS工藝 ? 深亞微米 CMOS工藝 ? CMOS IC中的寄生效應(yīng) ? SOI工藝 ? CMOS版圖設(shè)計(jì)規(guī)則 46 集成電路加工的基本操作 ? 形成薄膜 （二氧化硅、多晶硅、金屬等薄層） ? 形成圖形 （器件和互連線） ? 摻 雜 （調(diào)整器件特性） 47 半導(dǎo)體芯片制作過程 48 硅片（ wafer）的制作 49 掩模版（ mask,reticle）的制作 50 外延襯底的制作 51 形成圖形 ? 半導(dǎo)體加工過程：將設(shè)計(jì)者提供的集成電路 版圖圖形 復(fù)制到硅片上 ? 光刻與刻蝕：半導(dǎo)體加工水平?jīng)Q定于光刻和刻蝕所形成的線條寬度 52 光刻（ photolithography） 53 曝光（ exposure） 54 刻蝕（ etch） 55 光刻的基本原理 56 正膠和負(fù)膠的差別 57 薄膜形成：淀積 58 薄膜形成：氧化 59 摻雜：擴(kuò)散和注入 60 從器件到電路：通孔 61 從器件到電路：互連線 62 從器件到電路：多層互連 63 從器件到電路：多層互連 64 從硅片到芯片：加工后端 65 從硅片到芯片：加工后端 66 從硅片到芯片：加工后端
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1