【正文】 is and Design (3) 材料與能源學院微電子材料與工程系 CMOS反相器版圖 Fundamentals of IC Analysis and Design (3) 材料與能源學院微電子材料與工程系 CMOS工藝 —— 光刻 1 Fundamentals of IC Analysis and Design (3) 材料與能源學院微電子材料與工程系 CMOS工藝 —— 光刻 1 Fundamentals of IC Analysis and Design (3) 材料與能源學院微電子材料與工程系 掩膜板 1—— N 阱擴散 Fundamentals of IC Analysis and Design (3) 材料與能源學院微電子材料與工程系 掩膜板 2—— 定義有源區(qū) Fundamentals of IC Analysis and Design (3) 材料與能源學院微電子材料與工程系 掩膜板 3—— 多晶硅柵 Fundamentals of IC Analysis and Design (3) 材料與能源學院微電子材料與工程系 掩膜板 4—— n+擴散 Fundamentals of IC Analysis and Design (3) 材料與能源學院微電子材料與工程系 掩膜板 4—— p+擴散 Fundamentals of IC Analysis and Design (3) 材料與能源學院微電子材料與工程系 掩膜板 6—— 金屬接觸孔 Fundamentals of IC Analysis and Design (3) 材料與能源學院微電子材料與工程系 掩膜板 7—— 產(chǎn)生金屬連線 Fundamentals of IC Analysis and Design (3) 材料與能源學院微電子材料與工程系 CMOS反相器切面 Fundamentals of IC Analysis and Design (3) 材料與能源學院微電子材料與工程系 CMOS反相器物理版圖 Fundamentals of IC Analysis and Design (3) 材料與能源學院微電子材料與工程系 晶體管尺寸 Fundamentals of IC Analysis and Design (3) 材料與能源學院微電子材料與工程系 作業(yè) ? 結(jié)合課本的步驟，理解雙阱 CMOS的工藝過程 練習 ? 在理解 N阱 CMOS工藝過程的基礎(chǔ)上，試描述P阱 CMOS工藝的主要步驟（允許交電子版） Fundamentals of IC Analysis and Design (3) 材料與能源學院微電子材料與工程系 BiCMOS 工藝 ?BJT特點： 速度高，驅(qū)動能力強，低噪聲； 但功耗大，集成度低。 ?CMOS特點： 低功耗，集成度高，抗干擾能力強； 但速度低，驅(qū)動能力差。 ?BiCMOS工藝技術(shù) 將雙極與 CMOS器件制作在同一芯片上，這樣就結(jié)合了雙極器件的高跨導、強驅(qū)動和 CMOS器件高集成度、低功耗的優(yōu)點，使它們互相取長補短、發(fā)揮各自優(yōu)點，從而實現(xiàn)高速、高集成度、高性能的超大規(guī)模集成電路。 Fundamentals of IC Analysis and Design (3) 材料與能源學院微電子材料與工程系 幾種 IC工藝速度功耗區(qū)位圖 TTL Fundamentals of IC Analysis and Design (3) 材料與能源學院微電子材料與工程系 ? BiCMOS工藝分類 ? BiCMOS工藝技術(shù)大致可以分為兩類：分別是以 CMOS工藝為基礎(chǔ)的 BiCMOS工藝和以雙極工藝為基礎(chǔ)的 BiCMOS工藝。 ? 一般來說，以 CMOS工藝為基礎(chǔ)的 BiCMOS工藝對保證CMOS器件的性能比較有利，同樣以雙極工藝為基礎(chǔ)的BiCMOS工藝對提高保證雙極器件的性能有利。 Fundamentals of IC Analysis and Design (3) 材料與能源學院微電子材料與工程系 以 P阱 CMOS工藝為基礎(chǔ)的 BiCMOS工藝 ? 以 P阱 CMOS工藝為基礎(chǔ)是指在標準的 CMOS工藝流程中直接構(gòu)造雙極晶體管，或者通過添加少量的工藝步驟實現(xiàn)所需的雙極晶體管結(jié)構(gòu)。 ? 下圖為通過標準 P阱 CMOS工藝實現(xiàn)的 NPN晶體管的剖面結(jié)構(gòu)示意圖。 Fundamentals of IC Analysis and Design (3) 材料與能源學院微電子材料與工程系 ? 標準 P阱 CMOS工藝結(jié)構(gòu)特點 1. 由于 NPN晶體管的基區(qū)在 P阱中，所以基區(qū)的厚度太大，使得電流增益變小； 2. 集電極的串聯(lián)電阻很大，影響器件性能； 3. NPN管和 PMOS管共襯底，使得 NPN管只能接固定電位，從而限制了 NPN管的使用。 Fundamentals of IC Analysis and Design (3) 材料與能源學院微電子材料與工程系 BCEN+N+P+P+P M O SP S U BN M O SN+N+PN阱N阱縱 向 N P N 以 N阱 CMOS工藝為基礎(chǔ)的 BiCMOS工藝 ? N阱 CMOSNPN體硅襯底結(jié)構(gòu)剖面圖 Fundamentals of IC Analysis and Design (3) 材料與能源學院微電子材料與工程系 ? N阱 CMOS工藝為基礎(chǔ)的 BiCMOS工藝與以 P阱 CMOS工藝為基礎(chǔ)的BiCMOS工藝相比，優(yōu)點包括： 1. 工藝中添加了基區(qū)摻雜的工藝步驟，這樣就形成了較薄的基區(qū)，提高了 NPN晶體管的性能； 2. 制作 NPN管的 N阱將 NPN管與襯底自然隔開，這樣就使得 NPN晶體管的各極均可以根據(jù)需要進行電路連接，增加了 NPN晶體管應用的靈活性。 ? 它的缺點： 1. NPN管的集電極串聯(lián)電阻還是太大，影響雙極器件的驅(qū)動能力。 2. 如果以 P+Si為襯底，并在 N阱下設置 N+隱埋層，然后進行 P型外延，可使 NPN管的集電極串聯(lián)電阻減小 5?6倍，還可以使 CMOS器件的抗閂鎖性能大大提高。 其結(jié)構(gòu)如下圖。 Fundamentals of IC Analysis and Design (3) 材料與能源學院微電子材料與工程系 BCEP+P+P M O SN+PN阱N阱縱 向 N P N S U BP+N+N+N M O SP－e p iN+N+ B L N+ B LN阱 CMOSNPN外延襯底結(jié)構(gòu)剖面圖 Fundamentals of IC Analysis and Design (3) 材料與能源學院微電子材料與工程系 Vertical doublediffused field effect transistor LDMOS ? 雙極工藝為基礎(chǔ)的 BiCMOS工藝 1. 以 CMOS工藝為基礎(chǔ)的 BiCMOS工藝中，影響 BiCMOS電路性能的主要是雙極型器件。顯然，若以雙極工藝為基礎(chǔ)，對提高雙極型器件的性能是有利的。 2. 以 PN結(jié)隔離雙極型工藝為基礎(chǔ)的 P阱 BiCMOS器件結(jié)構(gòu)剖面圖 如圖所示 。 這種結(jié)構(gòu)克服了以 P阱 CMOS工藝為基礎(chǔ)的 BiCMOS結(jié)構(gòu)的缺點，而且還可以用此工藝獲得對高壓、大電流很有用的縱向 PNP管和 LDMOS及 VDMOS結(jié)構(gòu)，以及在數(shù)字電路中十分有用的 I2L等器件結(jié)構(gòu)。 Lateral doublediffused field effect transistor LDMOS Fundamentals of IC Analysis and Design (3) 材料與能源學院微電子材料與工程系 三種以 PN結(jié)隔離雙極型工藝為基礎(chǔ)的 P阱 BiCMOS器件結(jié)構(gòu)剖面圖 Fundamentals of IC Analysis and Design (3) 材料與能源學院微電子材料與工程系 PCP S U BN+N阱N+N+EBP阱N+N阱P+P+P+N+N+阱PP+外延層N M O SP M O S以雙極工藝為基礎(chǔ)的雙埋層雙阱 BiCMOS工藝的器件結(jié)構(gòu)剖面圖 ? 為了進一步提高電路的性能，滿足雙極和 CMOS兩種器件的一同要求，采用 N＋ 及 P＋ 雙埋層雙阱結(jié)構(gòu)，采用薄外延層來實現(xiàn)雙極器件的高截止頻率和窄隔離寬度。 ? 此外，利用 CMOS工藝的第二層多晶硅做雙極器件的多晶硅發(fā)射極，不必增加工藝就能形成淺結(jié)和小尺寸發(fā)射極。 Fundamentals of IC Analysis and Design (3) 材料與能源學院微電子材料與工程系 ? 兩者工作原理和工藝制造基本相同，其電路都屬于場效應晶體管 (FET)類型，以 GaAs為襯底。 ? MESFET是第一代 GaAs晶體管類型和工藝標識，現(xiàn)在仍是 GaAs VLSI的主導工藝。 HEMT是最先進 GaAs的集成電路工藝。 ? 應用：毫米波和光纖通信電路。 MESFET 與 HEMT 工藝 概述 MESFET 工藝 1. 在 GaAs襯底上制作 N型 GaAs有源層 方法有： LPE (Liquid Phase Epitaxy)法、 VPE(Vapor Phase Epitaxy)法、 MBE(Molecular Beam Epitaxy)法、離子注入法 。 其厚度約 ，施主濃度約 1017cm3 Fundamentals of IC Analysis and Design (3) 材料與能源學院微電子材料與工程系 2. 制作源極和漏極：在有源層上面兩側(cè)沉積金鍺金屬層，形成歐姆接觸。 3. 制作柵極：在有源層上面中間沉積金或合金，形成肖特基接觸。柵長是重要的參數(shù)，柵長越短，器件速度越快?，F(xiàn)已做到 100nm. 4. 制作隔離區(qū)、薄膜電阻、金屬 絕緣體 金屬 (MIM)電容等。 圖 GaAs 基 MESFET的基本器件結(jié)構(gòu) Fundamentals of IC Analysis and Design (3) 材料與能源學院微電子材料與工程系 HEMT 工藝 1. 在 GaAs襯底上制作一層沒摻雜的 GaAs層，避免電子與施主碰撞，實現(xiàn)電子的高速遷移，提高器件速度。 2. 制作 AlGaAs覆蓋層： N型輕摻雜，厚度 50~100nm。這樣在AlGaAs / GaAs結(jié)合處形成二維電子氣（ 2DEG）。 3. 制作源極和漏極：在 輕摻雜 AlGaAs層上兩側(cè)沉積重摻雜AlGaAs層，再 沉積金鍺金屬層，形成歐姆接觸。 4. 制作柵極：在 AlGaAs層上 中間沉積金或合金，形成肖特基接觸。 5. 制作隔離區(qū)、薄膜電阻、金屬 絕緣體 金屬 (MIM)電容等。 6. 這樣的器件，其每級邏輯門的延時小至 20pn。 7. 為了改善二維電子氣的性能，人們開發(fā)了更為復雜結(jié)構(gòu)的HEMT。 Fundamentals of IC Analysis and Design (3) 材料與能源學院微電子材料與工程系 圖 簡單 HEMT的層結(jié)構(gòu) Fundamentals of IC Analysis and Design (3) 材料與能源學院微電子材料與工程系 作業(yè)： Fundamentals of IC Analysis and Design (3) 材料與能源學院微電子材料與工程系 THANKS! Fundamentals of IC Analysis and Design (3) 材料與能源學院微電子材料與工程系 I2L電路的基本單元 ?I2L電路 集成注入邏輯(integrated injection Logic,I2L)是雙極型集成電路芯片設計的新途徑，具有集成密度高，功耗低，延時功耗積小，成本低，工藝與其他雙極型集成電路兼容等優(yōu)點。 I2L能使設計人員把數(shù)字電路和模擬電路放在同一塊芯片中，可用它來制造高性能、低成本的數(shù)字 /模擬結(jié)合的 LSI和 VLSI電路。