模擬電子技術(shù)第一章-資料下載頁
2025-04-29 12:07本頁面
【正文】 復峰值電壓UDRM。 ? （ 5）反向重復峰值電壓URRM。 ? 圖 流電路。 ? 圖 例 電路及波形圖 ? 集成電路就是采用一定的制造工藝，將晶體管、場效應(yīng)管、二極管、電阻、電容、等許多元件組成的具有完整功能的電路制作在同一塊半導體基片上，然后加以封裝所構(gòu)成的半導體器件。由于它的元件密度高、體積小、功能強、功耗低、外部連接及焊點少，從而大大提高了電子設(shè)備的可靠性和靈活性，實現(xiàn)了元件、電路與系統(tǒng)的緊密結(jié)合。 ? 本節(jié)將簡單介紹制造工藝，并說明集成電路中元件的構(gòu)成及特點。 在集成電路的產(chǎn)生過程中，在直徑為 3~10mm的硅晶片上，同時制造幾百甚至幾千個電路。人們稱整個硅晶片為基片，稱每一塊電路為管心，如圖 ?；瞥珊螅俳?jīng)劃片、壓焊、測試、封裝后成為產(chǎn)品。圖（ a）（ b）所示為圓殼式集成電路的剖面圖及外形，圖（ c）、（ d）所示為雙列直插式集成電路的剖面圖外形。 ? 圖 集成電路的剖面圖及外形 一、幾個工藝名詞 ? （ 1）氧化：在溫度為 800~1200c的氧氣中使半導體表面形成 SiO2薄層，一防止外界雜質(zhì)的污染。 ? （ 2）光刻與淹模：制作過程中所需的版圖稱為淹模，利用照相制版技術(shù)將淹?？淘诠杵戏Q為光刻。 ? （ 3）擴散：在 1000c左右的爐溫下，將磷，砷或硼等元素的氣體引入擴散爐，經(jīng)一定時間形成雜質(zhì)濃度一定的 N型半導體或 P型半導體。 ? （ 4）外延：在半導體基片上形成一個與基片結(jié)晶軸同晶向的半導體薄層，稱為外延生長技術(shù)。 ? （ 5）蒸鋁：在真空中將鋁蒸發(fā)，沉積在硅片表面，為制造連線或引線作準備。 二、隔離技術(shù) ? 雖然集成電路各元件均制作在一塊硅片上，但各元件之間是相互絕緣的。圖（ a）所示為制成集成電路的原始材料，第一步在 P型襯底上“氧化”生成 SiO2保護層 [見圖（ b） ]暴光部分變成聚合保持不變 [見圖（ c） ]，為擴散雜質(zhì)開出”窗口“ [見圖（ d） ]，從窗口“擴散”形成高摻雜的隱埋層 N+區(qū) [見圖（ e） ]，再次“氧化”形成 SiO2薄層 [見圖（ f） ]，二次光刻 [見圖（ g） ]，擴散窗口[見圖（ h） ]，隔離島 [見圖 i所示 ]。 ? 圖 PN結(jié)隔離的制造工藝 三、電路元件的制造工藝 ? 隔離島形成后，便可以在其中制造所需的元件了，制造過程與 PN結(jié)隔離的制造過程相同。圖 NPN型管的工藝流程與相應(yīng)的破面圖。 ? 利用類似的工藝過程可制成 PNP型管、場效應(yīng)管。 ? 圖 在 隔離島上制作 NPN型管的工藝流程及 剖面圖 ? 一、 PNP型管 PNP型管有襯底 PNP管和橫向 PNP管，其結(jié)構(gòu)如圖。 橫向 PNP管的載流子從發(fā)射區(qū)沿水平方向向集電區(qū)運動，故稱橫向管，利用橫向PNP管和縱向 NPN管復合而成既有足夠大的電流放大系數(shù)又耐壓較高的管子，從而構(gòu)成各方面性能俱佳的放大電路。 ? 圖 集成電路中的PNP型管 二、其它類型晶體管 ? 在制造 NPN型管時，若作多個發(fā)射區(qū)，則得到多發(fā)射極管，其結(jié)構(gòu)與符號見圖。 ? 在制作橫向 PNP型管時，若作多個集電區(qū)，則得到多集電極管，各集電極電流比決定于對應(yīng)的集電區(qū)面積之比，其結(jié)構(gòu)與符號見圖。 ? 圖 多發(fā)射極管的結(jié)構(gòu)與符號 圖 多集電極管的結(jié)構(gòu)與符號 ? 集成 MOS管的結(jié)構(gòu)與分立元件 MOS[見圖 （ a） ]的結(jié)構(gòu)完全相同，常采用 N溝道 MOS管與 P溝道 MOS組成的互補電路，其結(jié)構(gòu)與電路如圖 。CMOS電路功耗小、工作電源電壓范圍寬、輸入電流非常小、連接方便、是目前應(yīng)用最廣泛的集成電路之一。 ? 圖 CMOS電路 ? 與分立元件相比，集成電路中的元件有如下特點： ? 一、具有良好的對稱性。 ? 二、電阻與電容的數(shù)值有一定的限制。 ? 三、縱向晶體管的 β小，但 PN結(jié)耐壓高。 ? 四、用有源元件取代無源元件。由于叢向 NPN管占用硅片面積小且性能好，而電阻和電容占用硅片面積大且取值范圍窄，因此，在集成電路的設(shè)計中盡量多采用 NPN型管，而少用電阻和電容。
教學教案相關(guān)推薦
鄂ICP備17016276號-1