gps的fpga實(shí)現(xiàn)ppt課件-資料下載頁
2025-04-28 22:03本頁面
【正文】 9。 then reday = 39。039。 。 elsif clk16x39。event and clk16x = 39。139。 then if std_logic_vector(no_bits_rcvd) = 1010 then reday = 39。139。 。 else reday=39。039。 。 end if。 end if 。 end process 。 序列檢測 ? 連續(xù)序列 ? 非連續(xù)序列 ? 連續(xù)？非連續(xù)？ R x D != ’ A ’ o r ‘ V ’ R x D != ’ N R x D = ’ M ’ R x D = ’ E R x D != ’ E R x D = ’ N R x D = ’ V ’ R x D = ’ A ’ R x D != ’ C ’ R x D = ’ C ’ R x D != ’ M ’ R x D != ’ R ’ R x D = ’ R ’ R x D != ’ P ’ R x D = ’ P ’ R x D = ’ G ’ R x D != ’ G ’ RxD = ’ $ ’ R x D != ’ $ ’ S1 S2 S4 S5 S0 S3 S6 S7 S8 注：復(fù)位時(shí)在 S0 狀態(tài)，信息有效時(shí)， S6 狀態(tài)存儲(chǔ)時(shí)間信息， S7 狀態(tài)存儲(chǔ)緯度信息， S8 狀態(tài)存儲(chǔ)經(jīng)度信息。 每個(gè)狀態(tài)在 R x D _r eady 信號(hào)有效時(shí)讀取 R x D . 高速數(shù)據(jù)與低速數(shù)據(jù) ? 方案 雙口 RAM（交織） FIFO（ LDPC,RACK)曹老師推薦 自定義數(shù)組（本次項(xiàng)目中） 測試方法 ? LEDG Datareday有用沒？ GPS信號(hào)接收到數(shù)據(jù)沒？ UART接收器是否是并行數(shù)據(jù)？ 狀態(tài)機(jī)轉(zhuǎn)不轉(zhuǎn)？ ? 串口調(diào)試工具 ? VERILOG與 VHDL混用 疑問解決 ? 內(nèi)事不決，問百度；外事不決，問谷歌 ? 團(tuán)隊(duì)合作很關(guān)鍵 ? 老師只能是指導(dǎo)性意見 致謝 FPGA這門課 曹老師 ALTERA公司
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1