【導讀】a:閑置不用GW48EDA/SOC系統(tǒng)時,關閉電源,拔下電源插頭?。?!或《EDA技術實用教程》、或《VHDL實用教程》中的相關章節(jié)。接口都可帶電插拔。e:對工作電源為5V的CPLD下載時。最好將系統(tǒng)的電路“模。式”切換到“b”,以便使工作電壓盡可能接近5V。g:GW48詳細使用方法可參見《EDA技術實用教程》配套教學軟件*.ppt。h:主板左側3個開關默認向下,但靠右的開關必須打向上,才能下載。j:左下角撥碼開關除第4檔“DS8使能”向下?lián)芡?,其余皆默認向上撥。變連接方式以適應不同的實驗需要。器的控制下,電路結構將發(fā)生變化。這些結構如第二節(jié)的13張實。驗電路結構圖所示。SW9鍵,直至數(shù)碼管SWG9顯示“3”,可用的目標芯片包括目前