【導(dǎo)讀】術(shù)也取得了飛速的發(fā)展。VGA是IBM在1987年隨PS／2機。一起推出的一種視頻傳輸標準，具有分辨率高、顯示速率快、顏色豐富等優(yōu)點，在彩色顯示器領(lǐng)域得到了廣泛的應(yīng)用。使用FPGA設(shè)計的VGA顯示控制器具有很高。器本身固有的一些缺點。VGA作為一種標準的顯示接口得到廣泛。本文依據(jù)VGA顯示原理，介紹了利用FPGA實現(xiàn)對VGA圖形控制器VHDL. 設(shè)計及PS/2鍵盤與按鍵對顯示圖象控制的方法。詳細描述了各硬件模塊的工作原。理及實現(xiàn)途徑，并給出了軟件設(shè)計思路及部分代碼。而FPGA具有功能強大，開發(fā)過程投資小、周期短等特點，成為當今硬件。設(shè)計的首選方式之一。利用FPGA芯片和EDA設(shè)計方法，可以靈活地根據(jù)用戶需求，設(shè)計出。系列FPGA的器件EP1C12F324C8為主實現(xiàn)硬件平臺的設(shè)計。采用模塊化設(shè)計方法，我們對VGA圖形控制器按功能進行層次劃分。塊、ROM內(nèi)存模塊、按鍵掃描控制模塊。設(shè)備等待發(fā)送數(shù)據(jù)時，它首先檢查clock是否為高。VGA時序控制模塊是須嚴格按照VGA. 時序標準產(chǎn)生相應(yīng)的脈沖信號。黑色、藍色等，作為一個背景色顯示。

　　

【正文】 if(key1=39。039。)then d:=d+1。e:=e+1。end if。 if(key2=39。039。)then d:=d1。e:=e1。end if。 if(key3=39。039。)then d:=d+1。e:=0。end if。 if(key4=39。039。)then d:=0。e:=e+1。end if。 end if。 if (rising_edge(clk)) then z:=z+1。 if(z=111110) then z:=0。 if(m=39。039。)then y:=y+d。 else y:=yd。 end if。 if(t=39。039。)then x:=x+e。 else x:=xe。 end if。 if(x=640wide)then t=39。139。 end if。 if(x=1) then t=39。039。 end if。 if(y=480long)then m=39。139。 end if。 if(y=1) then m=39。039。end if。 end if。 end if。 tx=x。 ty=y。 end process。 end one。 鍵盤控制模塊 library ieee。 use 。 use 。 use 。 entity keyboard is port ( clk: in std_logic。 系統(tǒng)時鐘輸入 kb_clk: in std_logic。 ps/2 鍵盤時鐘輸入 kb_data: in std_logic。 ps/2 鍵盤數(shù)據(jù)輸入 keycode: out std_logic_vector(7 downto 0)。ps/鍵盤鍵值輸出 flag: out std_logic )。 end keyboard。 architecture behave of keyboard is signal dataerror :std_logic。 數(shù)據(jù)幀出錯信號 signal shiftdata :std_logic_vector(7 downto 0)。 signal kbcodereg :std_logic_vector(7 downto 0)。 signal dataing :std_logic。 signal kbclkfall :std_logic。 signal kbclkreg :std_logic。 signal t :std_logic_vector(3 downto 0)。 signal parity :std_logic。 signal flag1 :std_logic。 begin ps/2 鍵盤時鐘下降沿 捕獲進程 process(clk) begin if (clk39。event and clk =39。139。) then kbclkreg=kb_clk。 kbclkfall=kbclkreg and (not kb_clk)。 end if。 end process。 ps/2 鍵 盤 數(shù) 據(jù) 接 收 進 程 process(clk) begin if (clk39。event and clk=39。139。) then if (kbclkfall =39。139。and dataing=39。039。and kb_data=39。039。) then dataing=39。139。 t=0000。 parity=39。039。 elsif (kbclkfall=39。139。and dataing=39。139。) then if t =9 then 接受停止位 if (kb_data=39。139。) then dataing=39。039。 dataerror=39。039。 else dataerror=39。139。 end if。 t=t+1。 elsif (t=80) then 接受奇校驗位 if (kb_data=parity) then dataerror=39。039。 else dataerror=39。139。 end if。 t=t+1。 else接收數(shù)據(jù)位 shiftdata=kb_data amp。 shiftdata(7 downto 1)。 parity=parity xor kb_data。 t=t+1。 end if。 end if。 end if。 end process。 process(clk) 對接收到的 ps/2 鍵盤數(shù)據(jù)分析處理 begin if (clk39。event and clk=39。139。) then if (t=8) then if (shiftdata=11110000) then 接收到斷碼的“ F0” ,則表示有鍵彈起，否則表示有按鍵按下 keycode(7 downto 0)=shiftdata(7 downto 0)。 flag=39。139。 keycode(7 downto 0)=00000000 。 else flag=39。039。 keycode(7 downto 0)=shiftdata(7 downto 0)。 end if。 else flag=39。039。 end if。 end if。 end process。 end behave。 課程設(shè)計圖片