【導(dǎo)讀】富等優(yōu)點，在彩色顯示器領(lǐng)域得到了廣泛的應(yīng)用。依據(jù)標準的VGA顯示接。VGA在顯示器上顯示出相應(yīng)的漢字。VGA接口顯示控制系統(tǒng)由分頻電路、顯示驅(qū)動電路組成。顯示控制電路從電路中各個功能模塊所需要的控制時序。芯片的IO口設(shè)置，最終在屏幕上顯示出想要得到的漢字。所有的fpga程序通過了軟件實現(xiàn)編譯及仿真后，在實際的硬。件中調(diào)試通過，并成功顯示。驗證了程序設(shè)計和硬件電路的正確性。

　　

【正文】 3 個掉電不丟失的外部存儲器，就是上面提到的并行flash，串行 flash 和 Flash PROM。配置文件都可以燒寫到其中任何一個儲存器里面。 。 添加端口配置文件右鍵點擊 led， add copy of new souse 在彈出的窗口中選擇要添加的 ucf 文件 [18]。 圖 18 引腳約束文件 燕山大學(xué)本科畢業(yè)設(shè)計 (論文 ) 28 圖 19配置雙擊 generate programing file 生成配置文件 打開 configure target device，連接開發(fā)板。 圖 20 連接實驗 板 彈出的窗口中選擇 Xilinx PROM 文件格式選擇 mcs， PROM File name為： ，選擇好保存路徑點擊下一步如圖 20： 上圖中點擊 Next 后出現(xiàn)窗口中點擊 filinsh，彈出消息框點 OK，會有一個選擇 bit 問件的窗口，選擇一個已經(jīng)編寫好的 EDK 或者 ISE 工程生成的 .bit第 4 章 仿真與實現(xiàn) 29 文件， OK 后提示是否加入其他器件，選擇 NO，然后雙擊窗口右邊的 Generate File，生成 .mcs 文件。 圖 21 設(shè)備成功識別 圖 22 程序下載成功 彈出窗口中選中 OK 就可以了，燒寫完后會看到， Program Successful提示。此時已經(jīng)燒寫成功。開發(fā)板的引導(dǎo)模式跳線選擇如此時，重啟電路板就可以實現(xiàn)上電自動配置了 [19]。 開機后，電路板就自動配置上次燒寫的程序，避免了每次斷電后程序就會丟失的麻煩。燕山大學(xué)本科畢業(yè)設(shè)計 (論文 ) 30 結(jié)論 31 結(jié)論 通過本次課程設(shè)計得出以下結(jié)論： （一）結(jié)合 VGA 接口的原理圖和技術(shù)參數(shù)， VGA 接口顯示控制系統(tǒng)由分頻電路、顯示驅(qū)動電路 設(shè)計，完成程序設(shè)計后 ， 檢查未出現(xiàn)語法錯誤，綜合后能得到預(yù)想中的 頂層原理圖，并在 軟件環(huán)境下編譯和仿真均無誤。 （二）通過配置引腳約束連接和配置實驗板，下載程序等步驟都可以正常的進行。在 將程序燒寫進開發(fā)板中后，將 CRT 顯示器連接到開發(fā)板的 VGA接口上。 （三） 給 芯片 系統(tǒng)上電， 重啟系統(tǒng)以后， 在顯示器上就可以看見想要的漢字顯示： “情 ”字。 系統(tǒng)設(shè)計結(jié)束。實驗證明：程序設(shè)計和模塊設(shè)計無誤，系統(tǒng)工作正常。 通過本次畢業(yè)設(shè)計，我學(xué)習(xí)了 FPGA 的基本原理， VHDL 語言，和 FPGA集成開發(fā)軟件 的應(yīng)用。實驗的結(jié)果不僅驗證了程序和系統(tǒng)設(shè)計的正確性，也驗證了 FPGA 在開發(fā)電路系統(tǒng)中 系統(tǒng)的靈活性強，可靠性高，設(shè)計周期大大縮減，成本降低，且系統(tǒng)的可擴展性強 的優(yōu)勢。 燕山大學(xué)本科畢業(yè)設(shè)計 (論文 ) 32 燕山大學(xué)本科畢業(yè)設(shè)計 (論文 ) 34 參考文獻 [1] 張壓平，賀占莊 .基于 FPGA的 VGA顯示模塊設(shè)計 [J].計算機技術(shù)與發(fā)展，2020， 17(6)： 1~2 [2] 董兵，朱齊丹，文睿 .基于 PFGA 的 VGA 圖像控制器的設(shè)計與實現(xiàn) [J].應(yīng)用科技， 2020， 33： 1~2 [3] 張偉，包烏日吐，閆玉娥 .FPGA 內(nèi)部塊 RAM 的應(yīng)用技巧 [J].微處理機，2020(6)： 1~2 [4] 潘松，黃繼業(yè) .EDA 技術(shù)與 VHDL[M].北京：清華大學(xué)出版社， 2020： 2~4 [5] 王誠，薛小剛，鐘信潮 .FPGA/CPLD 設(shè)計工具 Xilinx ISE 使用詳解 [M].北京：人民郵電出版社， 2020： 2~3 [ 6] 袁文波，張皓，唐鎮(zhèn)中 .FPGA 應(yīng)用開發(fā) 從實踐到提高 [M].中國電力出版社， 2020 ： 2~3 [7] 北京理工大學(xué) ASIC 研究所． VHDL 語言 10 0 例詳解北京 [M]．清華大學(xué)出版社 ， 1999： 5~6 [8] 劉樂善，微型計算機接口技術(shù)與應(yīng)用 [M]．華中科技大學(xué)出版社， 1999：6~9 [9] 楊飛 .視頻檢測中 FPGA 圖像采集預(yù)處理系統(tǒng)設(shè)計： [碩士學(xué)位論文 ] [M].南京：河海大學(xué) 2020： 11~10 [10] 趙鑫，蔣亮，齊兆群，李曉凱 .VHLD 與數(shù)字電路設(shè)計 [M].機械工業(yè)出版社 .202059： 11~13 [11] 侯伯亨，顧新 .VHDL 硬件描述語言與數(shù)字邏輯電路設(shè)計 [M].西安電子科技大學(xué)出版， 1999： 13~14 [12] 何惠如，王燕瓊．使用硬件描述語言 VHDL 設(shè)計硬件電路 [J].信息技術(shù)， 2020 年 04 期： 13~14 [13] 王道憲， VHDL 電路設(shè)計技術(shù) [M]．國防工業(yè)出版社 .2020： 14~15 [14] 曾繁泰，陳美金 .VHDL 程序設(shè)計 [M].北京 :清華大學(xué)出版社， 2020.：15~16 [15] 張文愛等 .基于 FPGA的高分辨率 VGA顯示控制器的設(shè)計 [J].現(xiàn)代顯示，2020(9)： 15~16 36 [16] 渥倫斯基 .李仁發(fā)譯 .VHDL 數(shù)字系統(tǒng)設(shè)計 [M].北京 :電子工業(yè)出版社，2020 [17] VGA[EB/OL]. 19~21 [18] Chris Chinnock. Microdisplays and their applications [J].Information Display， 2020， 17(10)： 27~28 [19] Stephan THE CORDICALGORITHM IN A VERSATILE COFDM MODULATOR/DEMODULATOR DESIGN ［ M］ . Fourth IEEE International Caracas Conference on Devices ， Circuits and Systems［ C］ .Aruba， April 17~19， 2020： 29~30. 致謝 35 致謝 從論文一開始的選題，開題報告，中期答辯，到最后答辯，全部工作都 是在劉豐老師的細心指導(dǎo)下完成。在此論文撰寫過程中，要特別感謝我的導(dǎo)師劉豐老師的指導(dǎo)與督促，同時感謝他的諒解與包容。劉老師在指導(dǎo)的同時，又不乏給我自由發(fā)揮的空間，淵博的知識又平易近人的態(tài)度給我留下了很深的印象。老師嚴謹?shù)闹螌W(xué)態(tài)度、淵博的學(xué)術(shù)知識、誨人不倦的敬業(yè)精神以及寬容的待人風(fēng)范使我獲益頗多。謹向劉豐導(dǎo)師致以最衷心的感謝。 感謝燕山大學(xué)信息科學(xué) 與技術(shù)學(xué)院光電子工程系為我們提供的良好的學(xué)習(xí)環(huán)境，完善的實驗設(shè)施，齊備的實驗條件，為我這次課題的順利完成打下堅實的基礎(chǔ)。這里要特別感謝學(xué)院教務(wù)科和光電子工程系的各位老師在我大學(xué)學(xué)習(xí)期間給予的無私的關(guān)心和熱情的幫助，向所有的老師表示真誠地感謝。 同時還要感謝光信息科學(xué)與技術(shù)的同學(xué)們，我們一起走過的四年的大學(xué)時光，感謝大家在工作中、學(xué)習(xí)上對我的支持和幫助，我將銘記在心。 感謝我的家人，對我的關(guān)愛和鼓勵，讓我接受了良好的教育，順利的走到今天。這篇論文是給我的老師、同學(xué)、家人的禮物，不是最完美的，但是我最用心的！ 最后要感謝參與答辯工作的所有老師，表示最誠摯的謝意。 謝謝！燕山大學(xué)本科畢業(yè)設(shè)計 (論文 ) 36 附錄 1 37 附錄 1 燕 山 大 學(xué) 本科畢業(yè)設(shè)計 (論文 ) 開題報告 課題名稱：基于 FPGA 的 VGA 接口設(shè)計與實現(xiàn) 學(xué)院 (系 )： 年級專業(yè)： 學(xué)生姓名： 指導(dǎo)教師： 完成日期： 2020 年 3 月 燕山大學(xué)本科生畢業(yè)設(shè)計 (論文 ) 38 一、綜述本課題國內(nèi)外研究動態(tài)，說明選題的依據(jù)和意義 現(xiàn)在社 會，以計算機技術(shù)為核心的信息技術(shù)迅速發(fā)展，以及信息的爆炸式增長，人類獲得視覺信息的很大一部分是從各種各樣的電子顯示器件上獲得的，對這些電子顯示器件的要求也越來越高，在這些諸多因素的驅(qū)動下，顯示技術(shù)也取得了飛速的發(fā)展。 VGA(Video Graphics Array)是 IBM 在 1987年隨 PS/2 機一起推出的一種視頻傳輸標準，具有分辨率高、顯示速率快、顏色豐富等優(yōu)點，在彩色顯示器領(lǐng)域得到了廣泛的應(yīng)用。 使用 FPGA 設(shè)計的VGA 顯示控制器具有很高的靈活性，可以根據(jù)其不同的類型、尺寸、適用場合特別是不同的工業(yè)產(chǎn)品， 做一些特殊的設(shè)計，以最小的代價滿足系統(tǒng)的要求，而且可以解決通用的顯示控制器本身固有的一些缺點。 VGA 接口是與顯示器進行通信的唯一接口，通過 FPGA 器件控制RGB 信號、行同步信號、場同步信號等信號，并參照有關(guān)標準，最后可以實現(xiàn)對 VGA 顯示器的控制。 VGA 圖像控制器是一個較大的數(shù)字系統(tǒng)，傳統(tǒng)放入圖像顯示方法是將圖像數(shù)據(jù)傳回電腦并通過顯示器顯示出來，在傳輸?shù)倪^程中就需要 CPU 不斷地對圖像數(shù)據(jù)信號進行控制，這樣就造成了 CPU 資源的浪費，同時系統(tǒng)還需要依賴電腦，因而降低了系統(tǒng)的靈活性。利用 FPGA芯片和 EDA 設(shè)計方法，可以根據(jù)用戶的需要，設(shè)計出針對性強的 VGA 顯示控制器，而且不需要依靠計算機，既能夠大大降低成本，又可以滿足生產(chǎn)實踐中不斷變化的需要，同時產(chǎn)品的升級換代也方便迅速。 基于這種目的，本設(shè)計采用了 Xilinx 公司的 EDA 軟件 ISE 進行設(shè)計。 二、研究的基本內(nèi)容，擬解決的主要問題 本課題是基于 FPGA 的 VGA 接口設(shè)計與實現(xiàn)。主要內(nèi)容問題，有以下幾個方面： 熟悉 FPGA 芯片資料 (如 Xilinx 公司的 Spartan 系列 FPGA 芯片 )、集成開發(fā)環(huán)境 Xilinx 公司的 EDA 軟件 ISE 、 仿真軟件 ModelSim 等設(shè)計相關(guān)工具、器件，元件庫。 掌握 VHDL 語言的系統(tǒng)設(shè)計 熟悉 VGA 工作原理及 VGA 接口協(xié)議、工作時序。附錄 1 39 計算出合適的時序，并對原始時鐘進行分頻處理以獲取符合時序要求的各頻率。 三、研究步驟、方法及措施 認真閱讀相關(guān)文獻，書籍，初步了解具體內(nèi)容。 安裝并初步認識并學(xué)習(xí)軟件工具 Xilinx ISE 。并對可能用到的第三方軟件如 modelsim 做必要的了解。 學(xué)習(xí) VHDL 硬件描述語言的基本語法和程序設(shè)計方法，為后續(xù)設(shè)計打下了基礎(chǔ)。 學(xué)習(xí)并研究 VGA 接口原理和協(xié)議 完成系統(tǒng)的總體設(shè)計 系統(tǒng)的調(diào)試和仿真 四、研究工作進度 第 1～ 4 周，了解設(shè)計題目，查找參考文獻，完成開題報告及英文文獻的翻譯。 第 5～ 8 周，熟練掌握 Xilinx 軟件和第三方軟件的使用；熟練掌握VHDL 語言的語法和設(shè)計步驟，做到能完成簡單系統(tǒng)程序的設(shè)計 第 9～ 12 周，在完成前兩步的同時要掌握簡單系統(tǒng)的調(diào)試和仿真 第 13～ 16 周，對 VGA 接口做更加深入的了解和研究，為最終的整體設(shè)計做好準備。完成系統(tǒng)的總體設(shè)計調(diào)試和仿真 第 17～ 18 周，仔細修改畢業(yè)論文，定稿 ；準備畢業(yè)答辯。 五、主要參考文獻 [1]張壓平，賀占莊 .基于 FPGA 的 VGA 顯示模塊設(shè)計 [J].計算機技術(shù)與發(fā)展，2020， 17(6) [2]董兵，朱齊丹，文睿 .基于 PFGA 的 VGA 圖像控制器的設(shè)計與實現(xiàn) [J].應(yīng)用科技， 2020， 33 [3]張偉，包烏日吐，閆玉娥 .FPGA 內(nèi)部塊 RAM 的應(yīng)用技巧 [J].微處理機，2020(6) 燕山大學(xué)本科生畢業(yè)設(shè)計 (論文 ) 40 [4]潘松，黃繼業(yè) .EDA 技術(shù)與 VHDL[M].北京：清華大學(xué)初版社， 2020 [5]王誠，薛小剛，鐘信潮 .FPGA/CPLD 設(shè)計工具 Xilinx ISE 使用詳解 [M].北 京：人民郵電出版社， 2020 [6]VGA[EB/OL]. [7]袁文波，張皓，唐鎮(zhèn)中 .FPGA 應(yīng)用開發(fā) 從實踐到提高 [M].中國電力出版社， 2020 [8]北京理工大學(xué) ASIC 研究所． VHD 語言 10 0 例詳解北京 [M]．清華大學(xué)出版社 , 1999 [9]劉樂善，微型計算機接口技術(shù)與應(yīng)用 [M]．華中科技大學(xué)出版社， 1999 [10]徐志軍，徐光輝 .CPLD/FPGA 的開發(fā)與應(yīng)用 [M].北京：電子工業(yè)出版社2020 六、指導(dǎo)教師意見 指導(dǎo)教師簽字： 年 月 日 七、系級教學(xué)單位審核意見： 附錄 2 41 附錄 2 燕山大學(xué)本科畢業(yè)設(shè)計 (論文 ) 文獻綜述 課題名稱： 基于 FPGA 的 VGA 接口設(shè)計與實現(xiàn) 學(xué)院 (