dsp原理與應(yīng)用---第4章edma-資料下載頁
2025-01-19 07:48本頁面
【正文】 O一般用于不同時(shí)鐘域之間的數(shù)據(jù)傳輸，比如 FIFO的一端是 AD數(shù)據(jù)采集，另一端是計(jì)算機(jī)的 PCI總線，假設(shè)其AD采集的速率為 16位 100K SPS，那么每秒的數(shù)據(jù)量為100K 16bit=，而 PCI總線的速度為 33MHz，總線寬度 32bit，其最大傳輸速率為 1056Mbps，在兩個(gè)不同的時(shí)鐘域間就可以采用 FIFO來作為數(shù)據(jù)緩沖。另外對于不同寬度的數(shù)據(jù)接口也可以用 FIFO，例如單片機(jī)位 8位數(shù)據(jù)輸出，而DSP可能是 16位數(shù)據(jù)輸入，在單片機(jī)與 DSP連接時(shí)就可以使用 FIFO來達(dá)到數(shù)據(jù)匹配的目的。 FIFO的參數(shù) FIFO的寬度：也就是英文資料里?？吹降?THE WIDTH，它指的是 FIFO一次讀寫操作的數(shù)據(jù)位，就像 MCU有 8位和 16位，ARM 32位等等， FIFO的寬度在單片成品 IC中是固定的，也有可選擇的，如果用 FPGA自己實(shí)現(xiàn)一個(gè) FIFO，其數(shù)據(jù)位，也就是寬度是可以自己定義的。 FIFO的深度： THE DEEPTH，它指的是 FIFO可以存儲多少個(gè) N位的數(shù)據(jù)（如果寬度為 N）。如一個(gè) 8位的 FIFO，若深度為 8，它可以存儲 8個(gè)8位的數(shù)據(jù)，深度為 12 ，就可以存儲 12個(gè) 8位的數(shù)據(jù)， FIFO的深度可大可小，個(gè)人認(rèn)為 FIFO深度的計(jì)算并無一個(gè)固定的公式。在 FIFO實(shí)際工作中，其數(shù)據(jù)的滿 /空標(biāo)志可以控制數(shù)據(jù)的繼續(xù)寫入或讀出。在一個(gè)具體的應(yīng)用中也不可能由一些參數(shù)算數(shù)精確的所需 FIFO深度為多少，這在寫速度大于讀速度的理想狀態(tài)下是可行的，但在實(shí)際中用到的 FIFO深度往往要大于計(jì)算值。一般來說根據(jù)電路的具體情況，在兼顧系統(tǒng)性能和 FIFO成本的情況下估算一個(gè)大概的寬度和深度就可以了。而對于寫速度慢于讀速度的應(yīng)用， FIFO的深度要根據(jù)讀出的數(shù)據(jù)結(jié)構(gòu)和讀出數(shù)據(jù)的由那些具體的要求來確定。 FIFO的參數(shù) FIFO的標(biāo)志 ? 滿標(biāo)志： FIFO已滿或?qū)⒁獫M時(shí)由 FIFO的狀態(tài)電路送出的一個(gè)信號，以阻止 FIFO的寫操作繼續(xù)向 FIFO中寫數(shù)據(jù)而造成溢出（ overflow）。 ? 空標(biāo)志： FIFO已空或?qū)⒁諘r(shí)由 FIFO的狀態(tài)電路送出的一個(gè)信號，以阻止 FIFO的讀操作繼續(xù)從 FIFO中讀出數(shù)據(jù)而造成無效數(shù)據(jù)的讀出（ underflow）。 ? 讀時(shí)鐘：讀操作所遵循的時(shí)鐘，在每個(gè)時(shí)鐘沿來臨時(shí)讀數(shù)據(jù)。 ? 寫時(shí)鐘：寫操作所遵循的時(shí)鐘，在每個(gè)時(shí)鐘沿來臨時(shí)寫數(shù)據(jù)。 ? 讀指針：指向下一個(gè)讀出地址。讀完后自動加 1。 ? 寫指針：指向下一個(gè)要寫入的地址的，寫完自動加 1。 ? 讀寫指針其實(shí)就是讀寫的地址，只不過這個(gè)地址不能任意選擇，而是連續(xù)的。 FIFO的分類 根據(jù) FIFO工作的時(shí)鐘域，可以將 FIFO分為同步 FIFO和異步 FIFO。同步 FIFO是指讀時(shí)鐘和寫時(shí)鐘為同一個(gè)時(shí)鐘。在時(shí)鐘沿來臨時(shí)同時(shí)發(fā)生讀寫操作。異步 FIFO是指讀寫時(shí)鐘不一致，讀寫時(shí)鐘是互相獨(dú)立的。
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1