dsp原理與應(yīng)用---第4章edma(參考版)
2025-01-22 07:48本頁(yè)面
【正文】 異步 FIFO是指讀寫(xiě)時(shí)鐘不一致，讀寫(xiě)時(shí)鐘是互相獨(dú)立的。同步 FIFO是指讀時(shí)鐘和寫(xiě)時(shí)鐘為同一個(gè)時(shí)鐘。 ? 讀寫(xiě)指針其實(shí)就是讀寫(xiě)的地址，只不過(guò)這個(gè)地址不能任意選擇，而是連續(xù)的。讀完后自動(dòng)加 1。 ? 寫(xiě)時(shí)鐘：寫(xiě)操作所遵循的時(shí)鐘，在每個(gè)時(shí)鐘沿來(lái)臨時(shí)寫(xiě)數(shù)據(jù)。 ? 空標(biāo)志： FIFO已空或?qū)⒁諘r(shí)由 FIFO的狀態(tài)電路送出的一個(gè)信號(hào)，以阻止 FIFO的讀操作繼續(xù)從 FIFO中讀出數(shù)據(jù)而造成無(wú)效數(shù)據(jù)的讀出（ underflow）。而對(duì)于寫(xiě)速度慢于讀速度的應(yīng)用， FIFO的深度要根據(jù)讀出的數(shù)據(jù)結(jié)構(gòu)和讀出數(shù)據(jù)的由那些具體的要求來(lái)確定。在一個(gè)具體的應(yīng)用中也不可能由一些參數(shù)算數(shù)精確的所需 FIFO深度為多少，這在寫(xiě)速度大于讀速度的理想狀態(tài)下是可行的，但在實(shí)際中用到的 FIFO深度往往要大于計(jì)算值。如一個(gè) 8位的 FIFO，若深度為 8，它可以存儲(chǔ) 8個(gè)8位的數(shù)據(jù)，深度為 12 ，就可以存儲(chǔ) 12個(gè) 8位的數(shù)據(jù)， FIFO的深度可大可小，個(gè)人認(rèn)為 FIFO深度的計(jì)算并無(wú)一個(gè)固定的公式。 FIFO的參數(shù) FIFO的寬度：也就是英文資料里?？吹降?THE WIDTH，它指的是 FIFO一次讀寫(xiě)操作的數(shù)據(jù)位，就像 MCU有 8位和 16位，ARM 32位等等， FIFO的寬度在單片成品 IC中是固定的，也有可選擇的，如果用 FPGA自己實(shí)現(xiàn)一個(gè) FIFO，其數(shù)據(jù)位，也就是寬度是可以自己定義的。 什么情況下用 FIFO？ FIFO一般用于不同時(shí)鐘域之間的數(shù)據(jù)傳輸，比如 FIFO的一端是 AD數(shù)據(jù)采集，另一端是計(jì)算機(jī)的 PCI總線(xiàn)，假設(shè)其AD采集的速率為 16位 100K SPS，那么每秒的數(shù)據(jù)量為100K 16bit=，而 PCI總線(xiàn)的速度為 33MHz，總線(xiàn)寬度 32bit，其最大傳輸速率為 1056Mbps，在兩個(gè)不同的時(shí)鐘域間就可以采用 FIFO來(lái)作為數(shù)據(jù)緩沖。 DEPR[0]=’1’ DELPR[0]=’1’ DEER[0]=’1’ C672x 數(shù)據(jù)單元同步 1D傳輸示例 收到所有 6個(gè)同步事件后數(shù)據(jù)傳輸?shù)拇鎯?chǔ)器快照如右圖。 事件 0是由 CPU向 DETR寄存器的位 1寫(xiě)入’ 0’然后寫(xiě)入’ 1’來(lái)觸發(fā)的 因?yàn)?DEPR[0]=’1’，事件信號(hào) 0的上升邊界觸發(fā)一個(gè)事件。 收到第一個(gè)同步事件后數(shù)據(jù)傳輸?shù)拇鎯?chǔ)器快照如右圖。六個(gè)半字長(zhǎng)的源數(shù)據(jù)起始于地址 0x80000000，源索引等于2(將要傳輸?shù)脑磾?shù)據(jù)單元之間間隔一個(gè)數(shù)據(jù)單元 )。 因?yàn)?DELPR[10]=’1’，事件是由 LoMAX處理的。 事件 10用于觸發(fā)這個(gè)傳輸，事件 10是由 CPU向 DETR寄存器的位 1寫(xiě)入’ 0’然后寫(xiě)入’ 1’來(lái)觸發(fā)的。數(shù)據(jù)塊是 255半字長(zhǎng)，存儲(chǔ)在地址0x80000000處，它要被傳輸?shù)絻?nèi)部地址 0x10001000處。 dMAX執(zhí)行的最基本的操作就是一個(gè)數(shù)據(jù)塊的搬移。不同傳輸類(lèi)型傳輸入口的格式是不同的，
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1