dsp原理與應(yīng)用---第4章edma-閱讀頁
2025-02-03 07:48本頁面
【正文】 事件類型： 00011通用數(shù)據(jù)傳輸 00100FIFO寫傳輸 00101FIFO讀傳輸 00111產(chǎn)生中斷觸發(fā) DSP 001101維突發(fā)傳輸 00010從 SPI數(shù)據(jù)傳輸 通用數(shù)據(jù)傳輸事件入口如下圖所示，下表為各字段的詳細(xì)解釋 C672x 通用數(shù)據(jù)傳輸?shù)膫鬏斎肟? 有兩種傳輸入口表，每種可以有最多 8個(gè)傳輸入口。傳輸入口的大小固定為 11個(gè)字長(zhǎng)。 C672x 1D數(shù)據(jù)塊搬移傳輸示例 程序操作過程中，經(jīng)常要把數(shù)據(jù)塊從一個(gè)位置搬移到另一個(gè)位置，而且經(jīng)常在片內(nèi)和片外存儲(chǔ)器之間搬移。本例中，數(shù)據(jù)的一部分從外部存儲(chǔ)器復(fù)制到內(nèi)部存儲(chǔ)器。數(shù)據(jù)傳輸如右圖 C672x 1D數(shù)據(jù)塊搬移傳輸示例 此傳輸?shù)膮?shù)如右圖。 因?yàn)?DEPR[10]=’1’，事件信號(hào) 10的上升邊界觸發(fā)一個(gè)事件。 DEPR[10]=’1’ DELPR[10]=’1’ DEER[10]=’1’ C672x 數(shù)據(jù)單元同步 1D傳輸示例 本例中，有六個(gè)數(shù)據(jù)單元從外部?jī)?chǔ)存器拷貝到內(nèi)部?jī)?chǔ)存器。數(shù)據(jù)將被傳輸?shù)竭B續(xù)的目的存儲(chǔ)塊中，其在內(nèi)部存儲(chǔ)器的起始地址為 0x10001000。 C672x 數(shù)據(jù)單元同步 1D傳輸示例 此傳輸?shù)膮?shù)如右圖。 因?yàn)?DEHPR[0]=’1’，事件是由 HiMAX處理的。 C672x 什么是 FIFO？ FIFO是英文 First Input First Output的縮寫，是一種先進(jìn)先出的數(shù)據(jù)緩存器，他與普通存儲(chǔ)器的區(qū)別是沒有外部讀寫地址線，這樣使用起來非常簡(jiǎn)單，但缺點(diǎn)就是只能順序?qū)懭霐?shù)據(jù)，順序的讀出數(shù)據(jù)，其數(shù)據(jù)地址由內(nèi)部讀寫指針自動(dòng)加 1完成，不能像普通存儲(chǔ)器那樣可以由地址線決定讀取或?qū)懭肽硞€(gè)指定的地址。另外對(duì)于不同寬度的數(shù)據(jù)接口也可以用 FIFO，例如單片機(jī)位 8位數(shù)據(jù)輸出，而DSP可能是 16位數(shù)據(jù)輸入，在單片機(jī)與 DSP連接時(shí)就可以使用 FIFO來達(dá)到數(shù)據(jù)匹配的目的。 FIFO的深度： THE DEEPTH，它指的是 FIFO可以存儲(chǔ)多少個(gè) N位的數(shù)據(jù)（如果寬度為 N）。在 FIFO實(shí)際工作中，其數(shù)據(jù)的滿 /空標(biāo)志可以控制數(shù)據(jù)的繼續(xù)寫入或讀出。一般來說根據(jù)電路的具體情況，在兼顧系統(tǒng)性能和 FIFO成本的情況下估算一個(gè)大概的寬度和深度就可以了。 FIFO的參數(shù) FIFO的標(biāo)志 ? 滿標(biāo)志： FIFO已滿或?qū)⒁獫M時(shí)由 FIFO的狀態(tài)電路送出的一個(gè)信號(hào)，以阻止 FIFO的寫操作繼續(xù)向 FIFO中寫數(shù)據(jù)而造成溢出（ overflow）。 ? 讀時(shí)鐘：讀操作所遵循的時(shí)鐘，在每個(gè)時(shí)鐘沿來臨時(shí)讀數(shù)據(jù)。 ? 讀指針：指向下一個(gè)讀出地址。 ? 寫指針：指向下一個(gè)要寫入的地址的，寫完自動(dòng)加 1。 FIFO的分類 根據(jù) FIFO工作的時(shí)鐘域，可以將 FIFO分為同步 FIFO和異步 FIFO。在時(shí)鐘沿來臨時(shí)同時(shí)發(fā)生讀寫操作。
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1