dsp原理與應(yīng)用---第4章edma-免費(fèi)閱讀
【正文】 FIFO的分類 根據(jù) FIFO工作的時(shí)鐘域，可以將 FIFO分為同步 FIFO和異步 FIFO。 FIFO的參數(shù) FIFO的標(biāo)志 ? 滿標(biāo)志： FIFO已滿或?qū)⒁獫M時(shí)由 FIFO的狀態(tài)電路送出的一個(gè)信號(hào)，以阻止 FIFO的寫(xiě)操作繼續(xù)向 FIFO中寫(xiě)數(shù)據(jù)而造成溢出（ overflow）。另外對(duì)于不同寬度的數(shù)據(jù)接口也可以用 FIFO，例如單片機(jī)位 8位數(shù)據(jù)輸出，而DSP可能是 16位數(shù)據(jù)輸入，在單片機(jī)與 DSP連接時(shí)就可以使用 FIFO來(lái)達(dá)到數(shù)據(jù)匹配的目的。數(shù)據(jù)將被傳輸?shù)竭B續(xù)的目的存儲(chǔ)塊中，其在內(nèi)部存儲(chǔ)器的起始地址為 0x10001000。本例中，數(shù)據(jù)的一部分從外部存儲(chǔ)器復(fù)制到內(nèi)部存儲(chǔ)器。 C672x 參數(shù)存儲(chǔ)器 (PaRAM) 事件入口表最多可以有 32個(gè)事件入口，每個(gè)事件入口為 1個(gè)字長(zhǎng) (4字節(jié) ) 傳輸入口表最多可以包括8個(gè)傳輸入口，傳輸入口表的大小等于 88個(gè)字長(zhǎng)，每個(gè)傳輸入口的大小是 11個(gè)字長(zhǎng)。 //不采用索引 QDMA_S_OPT = 0x21B80001。 數(shù)據(jù)計(jì)數(shù)的重加載 (Element Count Reload)：用于在每幀最后一個(gè)數(shù)據(jù)元素傳輸之后，重新加載傳輸計(jì)數(shù)值。參數(shù) RAM中的傳輸參數(shù)被送入地址發(fā)生器硬件，產(chǎn)生讀寫(xiě)所需的地址。 數(shù)據(jù)單元 /幀 /陣列索引 (Element/Frame/Array Index)：作為地址修改的索引值。//設(shè)置源地址 QDMA_DST = DST_ADDRESS。傳輸入口要設(shè)定dMAX進(jìn)行傳輸所需要的細(xì)節(jié)。不同傳輸類型傳輸入口的格式是不同的，通用數(shù)據(jù)傳輸?shù)膫鬏斎肟谝?jiàn)下圖 。 因?yàn)?DELPR[10]=’1’，事件是由 LoMAX處理的。 DEPR[0]=’1’ DELPR[0]=’1’ DEER[0]=’1’ C672x 數(shù)據(jù)單元同步 1D傳輸示例 收到所有 6個(gè)同步事件后數(shù)據(jù)傳輸?shù)拇鎯?chǔ)器快照如右圖。在一個(gè)具體的應(yīng)用中也不可能由一些參數(shù)算數(shù)精確的所需 FIFO深度為多少，這在寫(xiě)速度大于讀速度的理想狀態(tài)下是可行的，但在實(shí)際中用到的 FIFO深度往往要大于計(jì)算值。讀完后自動(dòng)加 1。異步 FIFO是指讀寫(xiě)時(shí)鐘不一致，讀寫(xiě)時(shí)鐘是互相獨(dú)立的。 ? 寫(xiě)時(shí)鐘：寫(xiě)操作所遵循的時(shí)鐘，在每個(gè)時(shí)鐘沿來(lái)臨時(shí)寫(xiě)數(shù)據(jù)。如一個(gè) 8位的 FIFO，若深度為 8，它可以存儲(chǔ) 8個(gè)8位的數(shù)據(jù)，深度為 12 ，就可以存儲(chǔ) 12個(gè) 8位的數(shù)據(jù)， FIFO的深度可大可小，個(gè)人認(rèn)為 FIFO深度的計(jì)算并無(wú)一個(gè)固定的公式。 事件 0是由 CPU向 DETR寄存器的位 1寫(xiě)入’ 0’然后寫(xiě)入’ 1’來(lái)觸發(fā)的 因?yàn)?DEPR[0]=’1’，事件信號(hào) 0的上升邊界觸發(fā)一個(gè)事件。 事件 10用于觸發(fā)這個(gè)傳輸，事件 10是由 CPU向 DETR寄存器的位 1寫(xiě)入’ 0’然后寫(xiě)入’ 1’來(lái)觸發(fā)的。一種表與高優(yōu)先級(jí)事件相聯(lián)系，
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1