dsp原理與應(yīng)用---第4章edma(更新版)
【正文】 或?qū)⒁諘r(shí)由 FIFO的狀態(tài)電路送出的一個(gè)信號(hào)，以阻止 FIFO的讀操作繼續(xù)從 FIFO中讀出數(shù)據(jù)而造成無效數(shù)據(jù)的讀出（ underflow）。 FIFO的參數(shù) FIFO的寬度：也就是英文資料里?？吹降?THE WIDTH，它指的是 FIFO一次讀寫操作的數(shù)據(jù)位，就像 MCU有 8位和 16位，ARM 32位等等， FIFO的寬度在單片成品 IC中是固定的，也有可選擇的，如果用 FPGA自己實(shí)現(xiàn)一個(gè) FIFO，其數(shù)據(jù)位，也就是寬度是可以自己定義的。 收到第一個(gè)同步事件后數(shù)據(jù)傳輸?shù)拇鎯?chǔ)器快照如右圖。數(shù)據(jù)塊是 255半字長(zhǎng)，存儲(chǔ)在地址0x80000000處，它要被傳輸?shù)絻?nèi)部地址 0x10001000處。無論是高優(yōu)先級(jí)還是低優(yōu)先級(jí) PaRAM都可以有總共 8個(gè)傳輸入口。//設(shè)定幀同步 ,1維源 ,2維目標(biāo) ,啟動(dòng)傳輸 示例： 0401， 0402 C671x 雙通道數(shù)據(jù)搬移加速控制器 雙通道數(shù)據(jù)搬移加速控制器 (dMAX)用于處理內(nèi)部數(shù)據(jù)存儲(chǔ)控制器和 C672x DSP外圍設(shè)備之間用戶編程數(shù)據(jù)的傳輸， dMAX也允許任何可尋址存儲(chǔ)空間之間的數(shù)據(jù)傳輸，包括內(nèi)部存儲(chǔ)器、外設(shè)和外部存儲(chǔ)器。這一參數(shù)只應(yīng)用于 1D傳輸中。 C671x RAM EDMA傳輸中的幾個(gè)基本概念 ? 數(shù)據(jù)單元 (element)的傳輸：?jiǎn)蝹€(gè)數(shù)據(jù)單元從源地址向目的地址傳輸 ? 幀 (frame)： 1組數(shù)據(jù)單元組成 1幀，幀中的數(shù)據(jù)單元可以連續(xù)存放，也可以間隔存放，幀一般用于 1維傳輸 ? 陣列 (array)： 1組連續(xù)的數(shù)據(jù)單元組成 1個(gè)陣列，陣列一般用于 2維傳輸 ? 塊 (block)：多個(gè)幀或多個(gè)陣列的數(shù)據(jù)組成 1個(gè)數(shù)據(jù)塊 ? 1維傳輸：多個(gè)數(shù)據(jù)幀組成 1個(gè) 1維數(shù)據(jù)傳輸 ? 2維傳輸：多個(gè)數(shù)據(jù)陣列組成 1個(gè) 2維數(shù)據(jù)傳輸，第 1維是陣列中的數(shù)據(jù)單元，第 2維是陣列的個(gè)數(shù)。 幀 /陣列計(jì)數(shù) (FRMCNT)：存放的是 1D數(shù)據(jù)傳輸中的幀計(jì)數(shù)，或是 2D數(shù)據(jù)傳輸中的陣列計(jì)數(shù)，最大值為 65536。 C671x 快速 DMA(QDMA) ? 幾乎支持 EDMA的所有傳輸模式，不支持參數(shù)連接 ? 兩組寄存器，第二組是第一組的“偽映射”，每組包含 5個(gè)寄存器，是 C671x搬移數(shù)據(jù)最有效的手段 ? 一個(gè)典型的 QDMA操作如下： QDMA_SRC = SRC_ADDRESS。 ?一個(gè)傳輸入口表 (transfer entry table) 傳輸入口表可以包括最多八個(gè)傳輸入口。傳輸入口的大小固定為 11個(gè)字長(zhǎng)。 因?yàn)?DEPR[10]=’1’，事件信號(hào) 10的上升邊界觸發(fā)一個(gè)事件。 因?yàn)?DEHPR[0]=’1’，事件是由 HiMAX處理的。在 FIFO實(shí)際工作中，其數(shù)據(jù)的滿 /空標(biāo)志可以控制數(shù)據(jù)的繼續(xù)寫入或讀出。 ? 讀指針：指向下一個(gè)讀出地址。
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1