微機(jī)原理與應(yīng)用第13章總線與接口-資料下載頁
2025-05-26 08:12本頁面
【正文】 有效時(shí)，總線忙；都無效時(shí)，總線空閑 ? 一旦設(shè)置了 IRDY＃信號(hào)，直到當(dāng)前數(shù)據(jù)相位結(jié)束為止，主設(shè)備不能改變 IRDY＃信號(hào)和 FRAME＃信號(hào)的狀態(tài) 2. PCI總線的尋址 ? 三種地址空間：內(nèi)存地址空間、 I/O地址空間和配置地址空間 ? PCI總線的每個(gè)設(shè)備都有自己的地址譯碼邏輯 ? 支持正向、負(fù)向兩種地址譯碼方式 ? 正向譯碼：每個(gè)設(shè)備都監(jiān)視地址總線上的訪問地址是否落在它的地址范圍內(nèi) ? 負(fù)向譯碼：未被其他設(shè)備在正向譯碼中接受的所有譯碼要等總線上其他所有設(shè)備都拒絕之后才能確定，總線上只能有一個(gè)設(shè)備采用此種方式。如標(biāo)準(zhǔn)擴(kuò)展總線 I/O地址空間 ? 采用全部譯碼 ? 在 I/O訪問中， AD[1:0]一方面用來產(chǎn)生 DEVSEL信號(hào)，另一方面說明傳輸?shù)挠行ё止?jié) AD1 AD0 C/BE3 C/BE2 C/BE1 C/BE0 0 0 X X X 0 0 1 X X 0 1 1 0 X 0 1 1 1 1 0 1 1 1 內(nèi)存地址空間 ? AD[31:02]譯碼得到雙字邊界對(duì)齊的起始地址 ，每個(gè)數(shù)據(jù)周期過后地址加 4， 直到傳輸過程結(jié)束 ? AD[1:0]＝ 00時(shí) ， 突發(fā)傳輸順序?yàn)榈刂愤f增方式 ? AD[1:0]＝ 01時(shí) ， 為 Cache行切換方式 ? AD[1:0]＝ 1X時(shí) ， 保留 配置地址空間 ? IDSEL信號(hào)有效且 AD[1:0]＝ 00，則該設(shè)備被選為訪問的從設(shè)備 ? AD[1:0]＝ 01，且譯碼符合某橋電路的編號(hào)，則說明配置訪問是針對(duì)該橋電路后面的設(shè)備 ? AD[7:2]用于選擇每個(gè)設(shè)備配置空間的雙字寄存器 (共 64個(gè) ) ? AD[10:8]用于選擇某個(gè)功能設(shè)備 ? AD[31:11]無意義 3. 字節(jié)對(duì)齊 ? 字節(jié)使能信號(hào)說明哪些字節(jié)有效。 PCI總線上不能進(jìn)行字節(jié)的交換，但 64位總線的主設(shè)備可交換雙字 ? 數(shù)據(jù)來源于可緩沖的存儲(chǔ)器時(shí)，無論使能是否有效，須傳送所有字節(jié) ? 不支持高速緩存但支持預(yù)取的從設(shè)備，也可回送全部字節(jié)而不受字節(jié)使能信號(hào)的控制 ? 字節(jié)使能可相鄰或不相鄰地組合 ? 從設(shè)備必須通過發(fā)送 TRDY＃使數(shù)據(jù)傳輸完成 4. PCI總線的驅(qū)動(dòng)與過渡 ? 交換周期：為避免多個(gè)設(shè)備同時(shí)驅(qū)動(dòng)一個(gè) PCI信號(hào)而產(chǎn)生競(jìng)爭(zhēng)，信號(hào)由一個(gè)設(shè)備驅(qū)動(dòng)轉(zhuǎn)換到另一個(gè)設(shè)備驅(qū)動(dòng)時(shí)，中間插入的時(shí)鐘周期。用雙箭頭表示 ? 不同信號(hào)的交換周期出現(xiàn)的時(shí)刻不同 ? 所有 AD信號(hào)在每個(gè)地址相位和數(shù)據(jù)相位期間，都必須是穩(wěn)定狀態(tài) (即使未用 ) PCI總線數(shù)據(jù)傳輸過程 ? PCI總線操作時(shí)序，介紹各信號(hào)之間的約束關(guān)系 ? 當(dāng)某信號(hào)以虛線畫出時(shí)，則表示沒有設(shè)備驅(qū)動(dòng)它 PCI總線上的讀操作 PCI總線上的寫操作 PCI總線仲裁機(jī)制 ? PCI的仲裁機(jī)制是基于訪問的，而不是基于時(shí)間。采用集中仲裁方式 ? 總線管理必須為每次訪問進(jìn)行仲裁，主設(shè)備要訪問總線，必須提出仲裁請(qǐng)求 ? 集中仲裁機(jī)構(gòu)通常采用輪轉(zhuǎn)優(yōu)先級(jí)等仲裁算法 PCI總線其他操作 ? DEVSEL＃指示 PCI設(shè)備是否被選中，并由目標(biāo)設(shè)備驅(qū)動(dòng) ? DEVSEL?？稍诘刂泛? 2或 3個(gè)時(shí)鐘處被驅(qū)動(dòng)，但不能遲后于 TRDY＃、 STOP＃或讀數(shù)據(jù)的時(shí)鐘沿 1. PCI設(shè)備的選擇 1. PCI設(shè)備的選擇（續(xù)） ? 若 FRAME＃有效后的 3個(gè)周期內(nèi)沒有 DEVSEL，則負(fù)向譯碼設(shè)備可置 DEVSEL＃有效而占用總線 ? 在非配置命令中，設(shè)備先用 FRAME＃認(rèn)可 AD線上的信息，后才能設(shè)置 DEVSEL＃信號(hào) ? 在配置命令中，設(shè)備用 FRAME＃和 AD[l:0]認(rèn)可IDSEL后再設(shè)置 DEVSEL＃ 設(shè)備選擇時(shí)序 2. PCI總線特殊周期命令 ? 特殊周期命令中沒有明顯的目標(biāo)地址，而是廣播給所有的設(shè)備，設(shè)備無需給出聯(lián)絡(luò)信號(hào)作為響應(yīng) ? 包含一個(gè)地址相位和一個(gè)數(shù)據(jù)相位。無需設(shè)備給出 DEVSEL＃。一般不超過 6個(gè)時(shí)鐘周期 ? 在地址相位中，只有命令沒有地址 ? 在數(shù)據(jù)相位內(nèi)， AD[15:00]表示信息類型；AD[31:16]表示選項(xiàng)數(shù)據(jù) AD[15:0] 消息類型 AD[31： 16] 由消息決定 的可選數(shù)據(jù) 0000H 0001H 0002H 86有關(guān)信息 0003HFFFFH 保留 SHUTDOWN HALT 3. PCI總線配置周期 PCI設(shè)備的地址譯碼不能對(duì)配置空間直接尋址，而要用下面方法： ① 片選信號(hào)。 IDSEL選擇 PCI設(shè)備 ② 設(shè)備選擇。地址相位期間， AD[l:0]＝ 00選擇設(shè)備進(jìn)行配置 ③ 片內(nèi)選擇。 AD[7:2]和 C/BE確定雙字配置寄存器地址 選擇 AD[31:11]之一為 IDSEL，因此可選中 21個(gè)設(shè)備，未作 IDSEL的線應(yīng)為穩(wěn)定狀態(tài) 總線配置讀時(shí)序 可編程邏輯器件實(shí)現(xiàn) PCI總線接口 ? CPLD(復(fù)雜可編程邏輯器件 )或 FPGA (現(xiàn)場(chǎng)可編程門陣列 )的優(yōu)點(diǎn)是具有靈活的可編程性 ? PCI接口可以依據(jù)插卡功能進(jìn)行最優(yōu)化，而不必實(shí)現(xiàn)所有的 PCI功能，這樣可以節(jié)約系統(tǒng)的邏輯資源 ? 可以將 PCI插卡上的其他用戶邏輯與 PCI接口邏輯集成在一個(gè)芯片上，實(shí)現(xiàn)緊湊的系統(tǒng)設(shè)計(jì)。 ? 當(dāng)系統(tǒng)升級(jí)時(shí)，只需對(duì)可編程器件重新進(jìn)行邏輯設(shè)計(jì)，而無需更新 PCB FPGA實(shí)現(xiàn)的 PCI接口應(yīng)用 PCI接口專用芯片 ? 專用 PCI接口芯片可以實(shí)現(xiàn)完整的 PCI主控模塊和目標(biāo)模塊接口功能，將復(fù)雜的 PCI總線接口轉(zhuǎn)換為相對(duì)簡單的用戶接口 ? 廠商對(duì) PCI總線接口已經(jīng)進(jìn)行了嚴(yán)格的測(cè)試，用戶只要設(shè)計(jì)轉(zhuǎn)換后的總線接口即可。用戶可集中于應(yīng)用設(shè)計(jì)，而不是調(diào)試 PCI總線接口，縮短開發(fā)時(shí)間 ? 應(yīng)用比較普遍的主要有 AMCC公司的 S5920(從 )、 S5933(主 )， PLX公司的 PCI9050、 PCI9054及PCI9080等芯片 PCI應(yīng)用系統(tǒng)
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1