eda測試(銀行叫號(hào)機(jī)設(shè)計(jì))-資料下載頁
2025-01-16 04:53本頁面
【正文】 ogrammability，ISP）是指不需要使用編程器，只需要通過計(jì)算機(jī)接口和編程電纜，直接在用戶自己設(shè)計(jì)的目標(biāo)系統(tǒng)中或線路板上，為重新構(gòu)造設(shè)計(jì)邏輯而對器件進(jìn)行編程或反復(fù)編程的能力。五、CPLD和FPGA的選用 從以下幾個(gè)方面進(jìn)行選擇：1．邏輯單元CPLD中的邏輯單元是大單元，通常其變量數(shù)約20～28個(gè)。FPGA邏輯單元是小單元，其輸入變量數(shù)通常只有幾個(gè)，2．內(nèi)部互連資源與連線結(jié)構(gòu) FPGA單元小、互連關(guān)系復(fù)雜，所以使用的互連方式較多。CPLD不采用分段互連方式，它使用的是集總總線。3．編程工藝CPLD屬于只讀（ROM）型編程，可以反復(fù)編程，但它們一經(jīng)編程，片內(nèi)邏輯就被固定，如果數(shù)據(jù)改變就要進(jìn)行重新擦寫。FPGA芯片采用RAM型編程，功耗低，但掉電后信息不能保存，必須與存儲(chǔ)器聯(lián)用。每次上電時(shí)須先對芯片配置，然后方可使用。4．規(guī)模邏輯電路在中小規(guī)模范圍內(nèi)，選用CPLD價(jià)格較便宜，能直接用于系統(tǒng)。對于大規(guī)模的邏輯設(shè)計(jì),則多采用FPGA.5．FPGA和CPLD封裝形式的選擇FPGA和CPLD器件的封裝形式很多。同一型號(hào)的器件可以多種不同的封裝。教案2——共3頁第5頁
教學(xué)教案相關(guān)推薦
鄂ICP備17016276號(hào)-1