【總結(jié)】第一篇:EDA課程設(shè)計(jì)——數(shù)字時鐘 HefeiUniversity EDA課程綜述 論文題目:EDA課程綜述 專業(yè):09通信(2)班 姓名:唐吉祥 學(xué)號:0905072035指導(dǎo)老師:查長...
2024-10-25 04:00
【總結(jié)】第一篇:eda課程設(shè)計(jì) 數(shù)字鐘 一、設(shè)計(jì)要求 設(shè)計(jì)一個數(shù)字鐘,具體要求如下: 1、具有時、分、秒計(jì)數(shù)顯示功能,以24小時循環(huán)計(jì)時。 2、具有清零、校時、校分功能。 3、具有整點(diǎn)蜂鳴器報(bào)時以...
2024-10-25 04:59
【總結(jié)】河南城建學(xué)院本科課程設(shè)計(jì)報(bào)告河南城建學(xué)院EDA技術(shù)課程設(shè)計(jì)課題:VGA彩條信號顯示控制器的設(shè)計(jì)系別:電氣與信息工程學(xué)院專業(yè):姓名:學(xué)號:指導(dǎo)教師:河南城建學(xué)院2013年6月28日成績評定·一、指導(dǎo)教師評語(
2025-07-13 20:43
【總結(jié)】河南城建學(xué)院EDA技術(shù)課程設(shè)計(jì)課題:VGA彩條信號顯示控制器的設(shè)計(jì)系別:電氣與信息工程學(xué)院專業(yè):姓名:學(xué)號:指導(dǎo)教師:河南城建學(xué)院2021年6
2025-03-04 07:37
【總結(jié)】河南城建學(xué)院EDA技術(shù)課程設(shè)計(jì)課題:VGA彩條信號顯示控制器的設(shè)計(jì)系別:電氣與信息工程學(xué)院河南城建學(xué)院2021年6月28日成績評定·一、指導(dǎo)教師評語(根據(jù)學(xué)生
2025-03-03 19:30
【總結(jié)】南京工程學(xué)院電力工程學(xué)院2011/?2012?學(xué)年第?2?學(xué)期實(shí)驗(yàn)報(bào)告課程名稱電路實(shí)驗(yàn)Ⅱ??實(shí)驗(yàn)名稱EDA課程設(shè)計(jì)班級名稱電力中外101學(xué)生姓名高九千方
2025-01-16 05:08
【總結(jié)】湖南工業(yè)大學(xué)課程設(shè)計(jì)資料袋電氣與信息工程學(xué)院(系、部)2013-2014學(xué)年第1學(xué)期課程名稱數(shù)字系統(tǒng)設(shè)計(jì)指導(dǎo)教師譚會生職稱教授學(xué)生姓名專業(yè)班級
2025-01-13 15:24
【總結(jié)】學(xué)校課程設(shè)計(jì)報(bào)告(理工類)課程名稱:EDA技術(shù)專業(yè)班級:電子信息工程101學(xué)生學(xué)號:學(xué)生姓名:所屬院部:指導(dǎo)教師:2011
2025-06-02 22:12
【總結(jié)】EDA課程設(shè)計(jì)多路彩燈控制設(shè)計(jì)前言本次課程設(shè)計(jì)的主要目的是通過電子設(shè)計(jì)自動化的設(shè)計(jì),掌握FPGA應(yīng)用系統(tǒng)的開發(fā)過程,進(jìn)一步理解FPGA應(yīng)用系統(tǒng)的工作原理。本課程設(shè)計(jì)設(shè)計(jì)了一個多路彩燈控制器,十六種彩燈能循環(huán)變化,有清零開關(guān),可以變化彩燈閃動頻率即是可以選擇快慢兩種節(jié)拍
2025-01-16 14:47
【總結(jié)】學(xué)校課程設(shè)計(jì)報(bào)告(理工類)課程名稱:EDA技術(shù)專業(yè)班級:電子信息工程101學(xué)生學(xué)號:學(xué)生姓名:所屬院部:指導(dǎo)教師:2011——2012學(xué)年第2學(xué)期設(shè)計(jì)項(xiàng)目名稱:
2025-01-13 15:30
【總結(jié)】南京工程學(xué)院電力工程學(xué)院2021/2021學(xué)年第2學(xué)期實(shí)驗(yàn)報(bào)告課程名稱電路實(shí)驗(yàn)Ⅱ?qū)嶒?yàn)名稱EDA課程設(shè)計(jì)班級名稱電力中外101學(xué)生姓名高九千方
2025-06-07 14:19
【總結(jié)】一、設(shè)計(jì)題目及要求設(shè)計(jì)題目:數(shù)字跑表要求:1具有暫停,啟動功能;2具有重新開始功能;3用六個數(shù)碼管分別顯示百分秒,秒和分鐘。二、設(shè)計(jì)過程及內(nèi)容總體設(shè)計(jì):第一,對于要實(shí)現(xiàn)的暫停、啟動和重新開始功能,需要有一個控制模塊完成相關(guān)控制。第二由題意可知需要一個分頻模塊,將實(shí)驗(yàn)箱提供的頻率轉(zhuǎn)換為100HZ即數(shù)字跑表百分秒的頻率。第三是計(jì)時模塊,完成跑
2025-01-13 15:22
【總結(jié)】正文一、設(shè)計(jì)思路II平臺,利用DDS(直接數(shù)字信號合成)技術(shù),采用VHDL語言,設(shè)計(jì)一波形信號發(fā)生器。首先根據(jù)對各波形的幅度進(jìn)行采樣,獲得各波形的波形數(shù)據(jù)表,然后FPGA根據(jù)輸入的時鐘(頻率可根據(jù)要求可變)作為地址信號,從FPGA數(shù)據(jù)線上輸出相應(yīng)的波形數(shù)據(jù),再送入實(shí)驗(yàn)板上的D/A轉(zhuǎn)換芯片進(jìn)行轉(zhuǎn)換為模擬信號,最后送入濾波電路濾波后輸出。:由斜降鋸齒波模塊(dj)、斜升鋸齒波模塊(
2025-03-23 00:27
【總結(jié)】1湖南工業(yè)大學(xué)課程設(shè)計(jì)資料袋電氣與信息工程學(xué)院(系、部)2021-2021學(xué)年第1學(xué)期課程名稱數(shù)字系統(tǒng)設(shè)計(jì)指導(dǎo)教師譚會生職稱教授
2025-06-03 04:43
【總結(jié)】一、設(shè)計(jì)題目及要求設(shè)計(jì)題目:數(shù)字跑表要求:1具有暫停,啟動功能;2具有重新開始功能;3用六個數(shù)碼管分別顯示百分秒,秒和分鐘。二、設(shè)計(jì)過程及內(nèi)容總體設(shè)計(jì):第一,對于要實(shí)現(xiàn)的暫停、啟動和重新開始功能,需要有一個控制模塊完成相關(guān)控制。第二由題意可知需要一個分頻模塊,將實(shí)驗(yàn)箱提供的頻率轉(zhuǎn)換為100HZ即