【正文】 安全專用芯片處理，然后卡上 CPU再把處理后的數(shù)據(jù)寫入雙端口 SRAM中，再經(jīng) PCI總線提交給計算機(jī)系統(tǒng)處理。對于協(xié)議信息和安全管理信息，卡上 CPU不把此類數(shù)據(jù)送給安全芯片，而是直接處理并給計算機(jī)系統(tǒng)返回相關(guān)信息。 FPGA設(shè)計與應(yīng)用 3DESPCI安全卡的設(shè)計 ◆ 6種 PCI安全卡典型結(jié)構(gòu)性能分析和比較 數(shù)據(jù)主要路徑是：放在微機(jī)系統(tǒng)內(nèi)存的數(shù)據(jù)經(jīng) PCI總線寫入雙端口 SRAM中，卡上 CPU只讀出協(xié)議信息和管理信息，直接處理并給微機(jī)系統(tǒng)返回相關(guān)信息。而安全芯片也作為能獨(dú)立執(zhí)行的智能控制器從雙端口 SRAM中讀出數(shù)據(jù)并進(jìn)行處理，然后把處理后的數(shù)據(jù)重新寫入雙端口 SRAM中，再經(jīng) PCI總線提交給微機(jī)系統(tǒng)處理。 FPGA設(shè)計與應(yīng)用 3DESPCI安全卡的設(shè)計 ◆ 6種 PCI安全卡典型結(jié)構(gòu)性能分析和比較 數(shù)據(jù)主要路徑是：放在微機(jī)系統(tǒng)內(nèi)存的數(shù)據(jù)經(jīng) PCI總線寫入輸入 FIFO中，卡上 CPU把數(shù)據(jù)讀出并交給安全芯片處理，然后卡上 CPU再把處理后的數(shù)據(jù)寫入輸出 FIFO中，再經(jīng) PCI總線提交給微機(jī)系統(tǒng)處理。對于協(xié)議信息和安全管理信息，卡上 CPU不把此類數(shù)據(jù)送給安全芯片，而是直接處理并給微機(jī)系統(tǒng)返回相關(guān)信息。 FPGA設(shè)計與應(yīng)用 3DESPCI安全卡的設(shè)計 ◆ 6種 PCI安全卡典型結(jié)構(gòu)性能分析和比較 數(shù)據(jù)主要路徑是：放在微機(jī)系統(tǒng)內(nèi)存的數(shù)據(jù)經(jīng) PCI總線寫入輸入 FIFO中，卡上 CPU只讀出協(xié)議信息和安全管理信息，直接處理并通過輸出 FIFO給微機(jī)系統(tǒng)返回相關(guān)信息。而安全專用芯片也作為能獨(dú)立執(zhí)行的智能控制器從輸入 FIFO中讀出數(shù)據(jù)并進(jìn)行處理，然后把處理后的數(shù)據(jù)重新寫入輸出 FIFO中，再經(jīng) PCI總線提交給微機(jī)系統(tǒng)處理。 FPGA設(shè)計與應(yīng)用 3DESPCI安全卡的設(shè)計 ◆ 6種 PCI安全卡典型結(jié)構(gòu)性能分析和比較 接收數(shù)據(jù)主要路徑是：發(fā)方來的數(shù)據(jù)從網(wǎng)絡(luò)接口放在網(wǎng)絡(luò)輸入數(shù)據(jù)緩沖（ FIFO）中，卡上 CPU讀出數(shù)據(jù)并進(jìn)行識別，對安全協(xié)議信息和安全管理信息，直接處理；對報文信息，卡上 CPU把它們交給安全專用芯片進(jìn)行處理，然后 CPU再把處理后的數(shù)據(jù)寫入輸出 FIFO中，再經(jīng) PCI總線提交 給微機(jī)系統(tǒng)處理。 發(fā)送數(shù)據(jù)主要路徑是：本地微機(jī)把要處理的數(shù)據(jù)經(jīng) PCI總線寫入輸入 FIFO中，卡上 CPU把數(shù)據(jù)讀出并交給安全專用芯片進(jìn)行處理，然后 CPU再把處理后的數(shù)據(jù)寫入網(wǎng)絡(luò)輸出數(shù)據(jù)緩沖中，經(jīng)網(wǎng)絡(luò)發(fā)到目的端；對于協(xié)議信息和安全管理信息，卡上 CPU不把此類數(shù)據(jù)送給安全芯片，而是直接處理并給本地微機(jī)返回相關(guān)信息，或者通過卡上的網(wǎng)絡(luò)接口發(fā)到目的端。 FPGA設(shè)計與應(yīng)用 3DESPCI安全卡的設(shè)計 ◆ 6種 PCI安全卡典型結(jié)構(gòu)性能分析和比較 接收數(shù)據(jù)主要路徑是：發(fā)方來的數(shù)據(jù)從網(wǎng)絡(luò)接口放在網(wǎng)絡(luò)輸入數(shù)據(jù)緩沖（ FIFO）中，卡上 CPU只讀出報頭數(shù)據(jù)并進(jìn)行識別，對安全協(xié)議信息和安全管理信息，直接處理；對安全報文信息， CPU通知安全專用芯片讀出并進(jìn)行處理，然后安全專用芯片直接把處理后的明文數(shù)據(jù)寫入輸出 FIFO中，再經(jīng) PCI總線提交給微機(jī)系統(tǒng)處理。 發(fā)送數(shù)據(jù)主要路徑是：本地微機(jī)把要處理的明文數(shù)據(jù)經(jīng) PCI總線寫入輸入 FIFO中，卡上 CPU只讀出報頭數(shù)據(jù)并進(jìn)行識別，對明文報文信息，由安全專用芯片讀出并進(jìn)行處理，然后安全專用芯片直接把處理后的數(shù)據(jù)寫入網(wǎng)絡(luò)輸出數(shù)據(jù)緩沖中，卡上 CPU把有關(guān)報頭信息加在數(shù)據(jù)前面，經(jīng)網(wǎng)絡(luò)發(fā)到目的端；對于協(xié)議信息和安全管理信息，卡上 CPU直接處理并給本地微機(jī)返回相關(guān)信息，或者通過卡上的網(wǎng)絡(luò)接口發(fā)到目的端。 FPGA設(shè)計與應(yīng)用 總結(jié)與結(jié)論 數(shù)字邏輯的門類千變?nèi)f化，但就其本質(zhì)而言，只有組合邏輯和時序邏輯兩大類。它們在復(fù)雜數(shù)字系統(tǒng)的設(shè)計中，各自承擔(dān)著自己的責(zé)任。一般情況下組合邏輯可以用來完成簡單的邏輯功能，如多路器、與或非邏輯運(yùn)算、加法和乘法等算術(shù)運(yùn)算。而時序邏輯則可以用來產(chǎn)生與運(yùn)算過程有關(guān)的（按時間節(jié)拍）多個控制信號序列包括存儲運(yùn)算的結(jié)果和取出存儲器中的數(shù)據(jù)。在用可綜合的硬件描述語言設(shè)計的復(fù)雜運(yùn)算邏輯系統(tǒng)中，往往用同步狀態(tài)機(jī)來產(chǎn)生與時鐘節(jié)拍密切相關(guān)（同步）的多個控制信號序列，用它來控制多路器或數(shù)據(jù)通道的開啟 /關(guān)閉，來使有限的組合邏輯運(yùn)算器資源得到充分的運(yùn)行，并寄存有意義的運(yùn)算結(jié)果，或把它們傳送到指定的地方，如有關(guān)部件的輸入 /輸出端口。 通過對加密卡的設(shè)計，展示出了 FPGA在加密卡上的應(yīng)用，讓我們從一個更高的角度來理解 FPGA的設(shè)計，在以后的設(shè)計實(shí)踐中也有利于從 FPGA接口方面考慮來完善FPGA本身的設(shè)計。要注意的是， ，而在于一種系統(tǒng)的設(shè)計理念，仔細(xì)分析各種典型結(jié)構(gòu)的好壞優(yōu)劣對于提高系統(tǒng)設(shè)計能力是很有好處的。 FPGA設(shè)計與應(yīng)用 第８章 FPGA發(fā)展趨勢 ８ .1 工藝技術(shù)的進(jìn)步使 FPGA性能更強(qiáng) ８ .2 設(shè)計理念的創(chuàng)新使 FPGA向 SOPC方向發(fā)展 ８ .3 總結(jié)與結(jié)論 FPGA設(shè)計與應(yīng)用 ８ .1 工藝技術(shù)的進(jìn)步使 FPGA性能更強(qiáng) ◆ 更高性能 ◆ 更低成本 采用深亞微米的半導(dǎo)體工藝后，器件在性能提高的同時，價格也在逐步降低。由于便攜式應(yīng)用產(chǎn)品的發(fā)展，對現(xiàn)場可編程器件的低壓、低功耗的要求日益迫切。因此，無論哪個廠家、哪種類型的產(chǎn)品，都在瞄準(zhǔn)這個方向而努力。例如在前面所提到的 Xilinx公司的 SpantanTM系列的 FPGA、 Altera公司的 APEX 20KE器件、ACEX系列以及 Actel公司的 SX系列產(chǎn)品都是向高密度、低壓、低功耗發(fā)展的典范。 不僅如此，更有新型的公司以其特色的技術(shù)加入低壓、低功耗芯片的競爭。典型的如 Philips Semiconductors推出的 CoolRunner 960，是一種具有 960個宏單元的 CPLD，無論在何種應(yīng)用中，都能提供標(biāo)準(zhǔn)的 6ns傳輸延遲、工作于 3v的電壓下。該器件低功耗的關(guān)鍵是采用了 Zero Power互連陣列，它用一個由外部邏輯實(shí)現(xiàn)的 CMOS門，代替了其它 CPLD常用的對電流敏感的運(yùn)放。這樣當(dāng)其它的相等規(guī)模的 CPLD需要消耗 250mA的靜電流時， CoolRunner 960的耗電不到 100mA。 采用 90nm工藝的 FPGA，在容量對等的前提下，生產(chǎn)的 FPGA的硅片尺寸變得更小，使得成本大為降低。 FPGA設(shè)計與應(yīng)用 ◆ IP復(fù)用 ◆ 混合 FPGA ８ .2 設(shè)計理念的創(chuàng)新使 FPGA向 SOPC方向發(fā)展 為了更好的滿足設(shè)計人員的需要，擴(kuò)大市場，各大現(xiàn)場可編程邏輯器件的廠商都在不斷的擴(kuò)充其知識產(chǎn)權(quán)（ IP）核心庫。這些核心庫都是預(yù)定義的、經(jīng)過測試和驗(yàn)證的、優(yōu)化的、可保證正確的功能。設(shè)計人員可以利用這些現(xiàn)成的 IP庫資源，高效準(zhǔn)確的完成復(fù)雜片上的系統(tǒng)設(shè)計。典型的 IP核庫有 Xilinx公司提供的LogiCORE和 AllianceCORE。 半導(dǎo)體產(chǎn)品的一貫?zāi)繕?biāo)是以更小的尺寸、更低的成本和更小的功耗，獲得更高的質(zhì)量與性能。從設(shè)計角度來看，它的趨勢是以各種宏模塊的集成來代替分離的芯片，混合 FPGA便是這一趨勢下的必然產(chǎn)物。 所謂混合 FPGA，是指將各類數(shù)字電路單元（可編程邏輯、 CPU/DSP、存儲器等）和模擬電路單元（模擬線性電路、 A/D、 D/A等）的 FPGA。 隨著 IC技術(shù)的成熟與廠商間的激烈競爭，混合 FPGA開始吸引 IC廠商的目光，這也是由于其自身的特點(diǎn)造成的。由于混合 FPGA不必驅(qū)動芯片外的數(shù)字負(fù)載，因而可以滿足產(chǎn)品對低功耗、高性能的要求。此外，采用混合 FPGA可減少所占用的印制電路板（ PCB）實(shí)際面積，從而大大地降低成本。因此，混合 FPGA能以更小的尺寸、更低的成本和更小的功耗，獲得更高的質(zhì)量與性能，以強(qiáng)大的市場競爭力受到整機(jī)廠商的歡迎。 FPGA設(shè)計與應(yīng)用 ８ .３ 總結(jié)與結(jié)論 綜上所述 ， 我們可以看到在新世紀(jì) ， 以 FPGA為代表的數(shù)字系統(tǒng)現(xiàn)場集成技術(shù)正朝著以下幾個方向發(fā)展 。 隨著便攜式設(shè)備需求的增長，對現(xiàn)場可編程器件的低壓、低功耗的要求日益迫切。 芯片向大規(guī)模系統(tǒng)芯片挺進(jìn)，力求在大規(guī)模應(yīng)用中取代 ASIC。 為增強(qiáng)市場競爭力，各大廠商都在積極推廣其知識產(chǎn)權(quán)（ IP）核心庫。 動態(tài)可重構(gòu)技術(shù)的發(fā)展，將帶來系統(tǒng)設(shè)計方法的轉(zhuǎn)變。