fpga的設(shè)計方法與要求-資料下載頁
2025-01-08 14:10本頁面
【正文】 有不同邏輯功能 ASIC的有效的方法。 FPGA是進行原型設(shè)計最理想的載體，原型機的最初框架和實現(xiàn)通過FPGA來驗證，可以降低成本、縮短開發(fā)周期。利用FPGA的可重配置功能，可以在使用過程中，在不改變所設(shè)計的設(shè)備的硬件電路情況下，改變設(shè)備的功能。 ? 優(yōu)秀的 FPGA設(shè)計與系統(tǒng)需求文檔（ SRD， System Requirement Document）和客戶的規(guī)范保持一致。一個優(yōu)秀的 FPGA設(shè)計不僅僅必須要達到客戶和系統(tǒng)的基本要求，而且需要具有可讀性、可重復(fù)性和可測性這三個重要的特征。 ? 可讀性好要求： ? ① FPGA設(shè)計的原理圖和硬件描述語言設(shè)計應(yīng)該包含有足夠詳細的注釋； ? ②每張原理圖之間的關(guān)系以及硬件描述的模塊之間的互連關(guān)系的詳細說明； ? ③各個模塊的詳細說明。 1. 可讀性 ? 例如，狀態(tài)機的文檔應(yīng)當包含狀態(tài)圖或功能描述。布爾方程的實現(xiàn)過程也應(yīng)該寫在文檔中，甚至應(yīng)當寫在源代碼里面，包括簡化前的或簡化后的布爾方程。 FPGA的設(shè)計文檔也應(yīng)該包含用戶自己創(chuàng)建的約束文件，還應(yīng)該說明在設(shè)計、實現(xiàn)和驗證階段使用的各個輸出文件。例如在綜合后，應(yīng)當說明網(wǎng)表文件的硬件描述語言類型、目的等。 ? 許多研究機構(gòu)的研究表明：投入一定的時間寫好文檔，可以在調(diào)試、測試和維護設(shè)計過程中節(jié)省大量的時間。一個具有好文檔的和經(jīng)過驗證的電路設(shè)計，可以很容易地被重用，可以大大的節(jié)省開發(fā)時間。 2. 可重復(fù)性 ? 可重復(fù)性要求： FPGA設(shè)計應(yīng)該保證如果不同的設(shè)計者從不同部位開始，并重新進行布局布線等，應(yīng)該可以得到同樣的結(jié)果。沒有這個保證，驗證以及其他形式的設(shè)計測試就毫無價值。因為設(shè)計師顯然不希望在設(shè)計里出現(xiàn)這樣的情況，器件具有相同的輸入輸出管腳和功能，但是由于布局布線的差異，最后時序卻不一樣。但是如果在實現(xiàn)的過程中，沒有讓系統(tǒng)設(shè)計軟件的參數(shù)或選項保持一致，這種情況就會發(fā)生。因此 FPGA的文檔就應(yīng)包括必要的信息，即軟件開發(fā)系統(tǒng)的版本號、軟件的各個選項及參數(shù)設(shè)置。 ? 關(guān)于 FPGA設(shè)計的可重復(fù)性，有兩點應(yīng)該注意：一是隨機數(shù)種子，二是布局布線編輯情況。隨機數(shù)種子是一個由系統(tǒng)時鐘生成的 n位隨機數(shù)，用來初始化自動布局布線進程（ APR， Automatic Place and Route） .如果在執(zhí)行 APR過程前沒有指定這個隨機數(shù)種子，那么每次運行 APR就會得到不同的結(jié)果。同樣，在 APR之后，可能需要人工進行修改或完善，這些人工修改的過程或參數(shù)都應(yīng)該以文檔的方式記錄下來，包括布局布線編輯器的選項和參數(shù)設(shè)置。如果不這樣做，最終的實現(xiàn)就會因人而異，整個系統(tǒng)的性能也變得不穩(wěn)定，甚至無法評估。 3．可測性 ? 可測性也是優(yōu)秀的 FPGA設(shè)計的一個重要特征。 FPGA的開發(fā)商以及系統(tǒng)工程師都應(yīng)該考慮這個因素。從 FPGA廠商的角度來看，由于 FPGA是基于靜態(tài) RA M來研制的，加上專為測試而開發(fā)的專用功能，通?？梢员ＷC FPGA本身 100％的故障覆蓋率。系統(tǒng)級的測試要求工程師對整個設(shè)計流程以及系統(tǒng)架構(gòu)都要很清楚。
畢業(yè)設(shè)計相關(guān)推薦
鄂ICP備17016276號-1