現代數字系統設計方法教學課件ppt-資料下載頁
2024-12-08 10:57本頁面
【正文】 mode=110。 else mode=000。 end if。 …… END control_architecture。 （ 4）計時模塊電路 五 、各個功能模塊的具體實現（續(xù)） HH MM SS 由計數器實現 23 59 59 x9 59 59 xx 59 59 xx x9 59 … … … 當 mode=timing時 當 mode=changehour時 HH MM SS 23 xx xx x9 xx xx …… （ 5）顯示模塊電路 五 、各個功能模塊的具體實現（續(xù)） 采用動態(tài)掃描實現 顯示譯碼 BCD— 7段顯示譯碼 位選譯碼 循環(huán)選擇 6位數碼管 顯示模塊 六 、 24進制數字鐘整體系統實現 ARCHITECTURE digital_clock1_architecture OF digital_clock1 IS Signal …… BEGIN U1:keydebounce PORT MAP (……)。 U2:div_freq PORT MAP (……)。 U3:control PORT MAP (……)。 U4:counter PORT MAP (……)。 U5:display PORT MAP (……)。 END digital_clock1_architecture。 小 結 ，控制電路受同一時鐘的控制。 ，盡可能將數字系統劃分為較簡單的較小的子系統，再通過邏輯接口設計用各種劃分的邏輯電路實現所要求的數字系統。 3. 數字系統的設計分為系統級設計和邏輯級設計兩個階段。系統級設計即原理性設計，是數字系統設計的關鍵步驟，也是最困難的、最具有創(chuàng)造性的一步。 ： (1)在詳細了解設計任務的基礎上，確定頂層系統的方案； (2)列出各個輸入變量； (3)列出各個輸出變量； (4)給定時鐘周期 T； (5)畫出狀態(tài)轉移圖。
教學課件相關推薦
鄂ICP備17016276號-1