基于hdl實現(xiàn)的基本門電路設計-資料下載頁
2024-10-19 14:32本頁面
【正文】 描述方式 reg f。//關鍵字 reg表示一種暫存的數(shù)據(jù)類型，說明輸出信號 F，需要在always語句塊中得到賦值。 always @(a or b) //always過程語句 f=~(aamp。b)。 敏感信號表達式 四、標識符 ? 標識符用于表示電路系統(tǒng)中模塊、寄存器、輸入 /輸出端口、連線等物理對象名字。 ? 標識符可以是任意一組字母、數(shù)字以及符號 “ $”和下畫線 “ _”的組合，但必須是字母和下畫線開頭。 ? 標識符是區(qū)分大小寫的。 如： reg_out,count,p0,f,F,ABC$, _M1_D1,8_data,*out, input, 哪些標識符是合法的？ 課堂練習 ? 用三種方法描述 2輸入的或非門電路的Verilog代碼 方法一：調用庫元件的結構描述方式； 方法二：使用連續(xù)賦值語句 “ assign”的數(shù)據(jù)流描述方式； 方法三：使用 always過程塊行為描述方式。
教學課件相關推薦
鄂ICP備17016276號-1