基于veriloghdl的數(shù)字電路設(shè)計-資料下載頁
2024-11-17 21:44本頁面
【導(dǎo)讀】簡單介紹了VerilogHDL語言的設(shè)計方法，以VerilogHDL語言為手段,設(shè)計了交通燈控制系統(tǒng)。并給出了VerilogHDL源程序代碼，其代碼具有良好的可讀性和易理解性,源程序經(jīng)QuartusII. 軟件完成綜合、仿真。VerilogHDL是工業(yè)和學(xué)術(shù)界的硬件設(shè)計者所使用的兩種主要的HDL之一,另一種是?，F(xiàn)在他們都已成為IEEE標(biāo)準(zhǔn)。兩者各有特點,但VerilogHDL擁有更悠久的歷史、更廣。泛的設(shè)計群體,資源也遠比VHDL豐富,且非常容易學(xué)習(xí)掌握。綜合、仿真,目標(biāo)器件選用FPGA器件。這種設(shè)計方法的優(yōu)點是：在設(shè)計周期伊始就做好了系統(tǒng)分析。
【正文】 邏輯錯誤 ,如果在設(shè)計時能夠?qū)⑵骷r序和時延時間考慮完整 ,并作好準(zhǔn)確的描述 ,就可以最大程度的模擬真實環(huán)境 ,對最后生成的電路改動較少 ,節(jié)約了成本。本設(shè)計對整個交通燈控制器用quartus II軟件編譯并 進行時序仿真 ,圖 。該圖表示了 2個方向的 4種燈亮滅轉(zhuǎn)換的時序關(guān)系 。 4． 1交通燈時序控制仿真波形 結(jié) 語 Verilog HDL有著類似 C語言的風(fēng)格易于學(xué)習(xí)和掌握 ， 與傳統(tǒng)的原理圖輸入設(shè)計方法相比較 ，Verilog HDL 更適用于規(guī)模日益增大的數(shù)字系統(tǒng) ， 用 Verilog HDL等硬件描述語言進行數(shù)字系統(tǒng)的設(shè)計是當(dāng)前 EDA 發(fā)展的趨勢也是一種具有廣闊前景的集成電路開發(fā)工具。 在本文中采用Verilog HDL 語言設(shè)計交通燈控制系統(tǒng) , 借助其功能強大的語言結(jié)構(gòu) , 簡明的代碼描述復(fù) 雜控制邏輯設(shè)計 , 與工藝無關(guān)特性 , 在提高工作效率的同時達到求解目的 , 并可以通過 Verilog HDL 7 語言的綜合工具進行相應(yīng)硬件電路生成 , 具有傳統(tǒng)邏輯設(shè)計方法所無法比擬的優(yōu)越性。 功能仿真結(jié)束后 , 可以 利用綜合工具對 Verilog HDL 源碼進行綜合 , 生成網(wǎng)表文件 , 再根據(jù)該網(wǎng)表文件和所選可編程邏輯器件 FPGA 進行優(yōu)化、布局布線 , 然后進行布線后仿真 , 最后生成供可編程邏輯器件用的 FPGA 碼流文件 , 把該文件輸入可編程邏輯器件即可制成實際數(shù)字電路 ，但是由于時間和能力有限，這些內(nèi)容有待以后進一步的 完善。 致謝 在寫這篇論文之前我對 Verilog DHL 語言并沒有什么了解，但是通過吳老師的 指導(dǎo) 和我自己在這段時間里的學(xué)習(xí)，使我對這門硬件語言有了一定的了解，并且能夠完成這次畢業(yè)論文的工作，使我的實驗技能有了很大的提高，另外，我還要感謝我的同學(xué)對我論文寫作的指導(dǎo)，他們都為我完成這篇論文提供了巨大的幫助，最后再次向關(guān)心和幫助過我的老師和同學(xué)們表示衷心的感謝 參考文獻 [1] 張明 Verilog HDL 實用教程 [M] 1 成都 : 電子科技大學(xué)出版社 [2] Hyde DC1 Bucknell Handbook on Verilog HDL Computer Science Department, Bucknell University Lewisburg [3] 康華光 電子技術(shù)基礎(chǔ) (數(shù)字部分 ) [M] 1 北京 : 高等教育出版社 , 19881 [4] 夏宇聞 復(fù)雜數(shù)字電路與系統(tǒng)的 Verilog HDL 設(shè)計技術(shù) [M] 1 北京 : 北京航空航天大學(xué)出版社 , 19981 [5] 徐志軍 , 徐光輝 CPLD246。F PGA 的開發(fā)與應(yīng)用 [M] 1 北京 :電子工業(yè)出版社 , 20201 [6] 王金明 ,楊吉斌 .數(shù) 字系統(tǒng)設(shè)計與 Verilog HDL[M].北京 :電子工業(yè)出版社 ,2020年 1月 . [7] 周立功 ,夏宇聞 .單片機與 CPLD綜合應(yīng)用技術(shù) [M].北京 :北京航空航天大學(xué)出版社 ,2020 年 9月 . [8] 江國強 .EDA技術(shù)與應(yīng)用 [M].北京 :電子工業(yè)出版社 ,2020年 8月 . [9] Thomasamp。Moorby . The Verilog Hardware Description Language[M].北京 :清華大學(xué)出版社 .2020年 6月 [10] 王偉 Verilog HDL 程序設(shè)計與應(yīng)用 人民郵電出版社 [11] 王金明 Verilog HDL 程序設(shè)計教程 人民郵電出版社 [12] 閻石 ,數(shù)字電子技術(shù)基礎(chǔ) ,高等教育出版社 ,1998 [13] 張亮 數(shù)字電路設(shè)計與 Verilog ,2020 [14] The Verilog Language Reference [15] 1 夏宇聞 .復(fù)雜數(shù)字電路與系統(tǒng)的 Verilog HDL 設(shè)計 .北京航空航天大學(xué)出版社， 199
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1